张 州

(黑龙江生态工程职业学院 智能装备学院，黑龙江 哈尔滨 150025)

数字集成电路测试系统中有对微型处理器的测试。半导体储存电路的测试以及其他类型的电路测试。在测试的过程中可以依靠测试系统器材的功能和相关的测试配置，以及相关的脚本电子电路对测试电路进行合理科学的配置测试[1]。为了在降低成本的同时提高测试质量，提出了可测性设计。可测试性是指在设计阶段加入功能设计以外的逻辑，用以支撑后续芯片的生产测试。其中可测性设计中关键的一项低成本测试技术是内建自测试，指系统和设备能够自行准确、及时地确定系统和待测设备工作的状态能否工作，工作性能是异常还是正常，并将其电路内部故障隔离的一种特性。可测试性是集成电路或设备自身的一种设计特性，描述测试集成电路时测试信息获取的难易程度的表征[2]。在满足且保证芯片可以运行正常功能的基础上，通过加入有效的测试电路在被测电路中，使芯片的测试时间与测试难度有效降低，从而使其成本也随之降低。可测性所指的并不是产品可不可测，而是指产品测试难易与否[3]。

1 研究内容

采用内建自测试的方法进行测试研究，通过此方法对仿真结果进行分析和比对，从而验证设计的可行性。本文主要设计5阶LFSR线性反馈移位寄存器。此移位寄存器结构简单，运行速度快，其结构分为内接型(IE)和外接型(EE)。通过设计5阶EE型基于原多项式线性反馈移位寄存器，并利用ModelSim仿真软件完成仿真测试，从而验证其是否可生成M序列，对比可生成伪随机序列的寄存器与可生成M序列的硬件结构，来验证原多项式及其互补多项式均可生成M序列。……