一种带有失调消除电路的带隙基准设计

2016-12-06许圣全

电子与封装 2016年11期

关键词：带隙晶体管双极

许圣全，张　帅

（1.西安电子科技大学，西安 710071；2.中国电子科技集团公司第32研究所，上海 200233）

一种带有失调消除电路的带隙基准设计

许圣全1,2，张帅2

（1.西安电子科技大学，西安 710071；2.中国电子科技集团公司第32研究所，上海 200233）

设计一种带有消除失调电压的带隙基准源。采用NEC的0.35 μm 2P2M标准CMOS工艺，在Cadence Spectre环境下进行设计和仿真。该电路比传统的带隙基准电路具有更高的精度和稳定性。带隙基准的输出电压为1.274 V，在3～6 V的电源电压范围内基准电压随输入电压的最大偏移为0.4 mV；在-55～125℃的温度范围内，基准电压随温度的变化为4 mV，产生的偏置电流基本上不受电源电压的影响，而与温度成线性关系。该电路以增加芯片功耗和面积为代价，消除失调电压对电路的影响。基准电压电源抑制比可达到85 dB。

带隙基准；失调电压；电源抑制比；温度系数；CMOS

1　引言

基准电压源是模拟集成电路中一个非常重要的单元模块。它可以在不同温度及电源电压变化的环境中提供比较稳定的参考电压，因此广泛应用于各种模拟集成电路中，例如锁相环（PLL）、A/D或D/A转换器、高精度比较器等等。基准电压源的精度直接决定了整个系统的精度。

带隙基准电路（bandgap reference circuit）是目前普遍使用的基准电压产生电路。由于带隙基准电压源能够实现高电源抑制比和低温度系数，我们就能得到低温漂的输出电压。传统的带隙基准电路设计中都会利用到运算放大器,由于运算放大器存在失调电压（Vos），放大器的失调电压会影响到带隙基准的精度，从而影响带隙基准的输出结果。要想进一步提高带隙基准的精度,必须对电路结构进行改进，尽量消除失调电压[4]。本文设计了一种带有消除失调电压电路的带隙基准，虽然芯片的面积和功耗有所增加，但是这种带隙基准能够产生更加稳定的基准电压。

2　带隙基准的基本原理

图1　传统的带隙基准电路原理图

带隙基准的基本原理是根据半导体材料的带隙电压与温度无关的特性，晶体管的Vbe具有负温度系数即与绝对温度成反比，而2个双极晶体管工作在不相等的电流密度下，那么它们的Vbe的差值就具有正温度系数即与绝对温度成正比，利用这2个正负温度系数的电压相互抵消，就可以实现与温度无关的基准电压。双极型晶体管提供发射极偏压VBE；两个双极晶体管之间的发射极偏压差ΔVBE产生VT，通过电阻网络可以将VT放大一定的倍数α，最终将VBE和VT两个电压相加，即VREF=VBE+αVT，α只要选择合适的值使两个电压的温度漂移相互抵消，从而得到零温漂的基准电压[1]。

图1是带隙基准电路的示意图，通过这个示意图我们可以推导出基准电压的公式。一般双极晶体管电流和电压的关系为：

式（3）中VT=KT/q为热电压，K为波尔兹曼常数，q为电荷量。

在图1中Q1、Q2以及电阻网路R1、R2和R3构成了带隙基准电压产生器，放大器OP为反馈电路，保证A和B点的电位相等。

根据运算放大器的性质可以知道：

根据式（3），可以得到：

式（5）中，AE1和AE2分别是Q1和Q2管子的发射区面积。它们的比值为1∶N。

由于A、B两点的电位相等，即VA=VB，那么，I1R1=I2R2，将它代入式（5），可以得到：

于是，

从以上公式可以得出：

从式（9）中，我们可以看出基准电压VREF只与双极晶体管的PN结的正向压降、电阻比值以及Q1、Q2的发射极的面积比值有关。VBE具有负温度系数，VT具有正温度系数，通过设置合适的比值，就能够使二项之和在某一温度下达到零温度系数，从而得到具有比较好的温度特性的基准电压。

3　消除失调电路的带隙基准电路

设计的带隙基准电路的实际电路图如图2所示。

图2　带隙基准的实际电路图

双极晶体管Q1、Q2，电阻R1、R2、R3及运算放大器OP构成带隙基准的核心电路。运算放大器OP采用折叠式共源共栅（cascode）结构，M7和M8是差分输入级，M9、M10、M11和M12是有源负载，M1、M2、M3、M4、M5和M6是共源共栅结构的电流偏置。采用cascode结构是因为该结构具有高输出阻抗和高稳定性。M18和M19是两个使能MOS管，决定着电路是否工作。

（1）使能控制

EN为高电平时，使能有效。EN高电平时，M18和M19导通，整个电路的有源负载被截止，电路无法正常工作。为了防止晶体管Q1、Q2在未上电时存有能量储存，EN高电平时，M18会把VREF的电压“拉到”为0，整个电路完全关断。EN为低电平时，使能MOS管截止无效，电路能够正常工作。

（2）消除失调电压电路

一个理想的运算放大器，当Vin=0时，Vout=0；但是由于失配情况的存在，Vout≠0，我们说电路存在一个失调电压Vos。带隙基准电压的最大误差来自运算放大器OP的失调电压（Vos），我们通过增加“辅助”放大器来消除放大器的失调，具体示意图见图3。

图3　消除失调“辅助”放大器示意图

从图3所示的结构中可以看出，图中“辅助”放大器Aaux对存储在C1和C2上的差分电压V1进行放大，并且从A1的输出中减去该结果。如果Vos×A1=V1× Aaux，那么Vin=0时，Vout=0，电路就避免了失调[1]。电压V1可以由图4产生。如果电路开始只有开关S1和S2导通，从而得到Vout=Vos×A1×A2；当开关S3和S4也导通时A2和Aaux处于一个负反馈环路，那么Vout=Vos× A1×A2/(A2×Aaux)=Vos×A1/Aaux。那么Aaux的输出电压为（Vos×A1/Aaux）×Aaux=Vos×A1，这样就可以得到电容C1和C2上的电压，就是图3中所需要的V1。

根据以上消除失调电压的结构原理，结合电路的实际情况，我们采用增加一个“辅助”放大器来隔离信号通路与失调存储电容，从而来消除放大器的失调。考虑到“辅助”放大器也会失调。我们在“辅助”放大器中又嵌套一个放大器来消除“辅助”放大器的失调。具体的电路示意图见图5。

图4　消除失调电压的电路结构图

图5消除失调电压的实际电路示意图

图5中每一个Gm级都是一个简单的差动对，R级表示一个跨阻放大器，这样为了克服在高速运放信号通路上，不希望存在两个电压增益级。具体的电路实现见图6。

从图6中我们可以看出，M1～M14是电路的电流偏置；M15～M20、M33和M34是控制管，作为开关使用，信号SW1和SW2是它们的控制信号；M21和M22、M23和M24、M25和M26是3组差动对，构成Gm级；M7、M8和M31，M9、M10和M32构成了R级。

4　电路模拟仿真结果

本设计采用华宏NEC的0.35 μm标准CMOS工艺模型库，在cadence的spectre下进行仿真。在温度-55～125℃下进行DC扫描，可以得到基准电压的变化情况，具体见图7。

从图7中我们可以看出，带隙基准电压值在1.274V左右。温度在-55～125℃下，基准电压的变化为4 mV，即1.275 V-1.271 V=0.004 V，因此其温度系数为22× 10-6V/℃。

图6　消除失调电压的实际电路图

图7　基准电压在-55～125℃温度范围内的仿真结果

图8在温度-55～125℃下电压3～6 V仿真结果

图8给出了电源电压VDD分别在3 V、4 V、5 V、6 V的情况下，在温度-55～125℃下基准电压的温度特性仿真结果。从图中可以看出在3～6 V的电源电压范围内，基准电压的输出为1.274 V。基准电压随着电源电压变化的最大偏移仅为0.4 mV。

本文通过增加”辅助”放大器来消除放大器的失调电压，为了消除失调电压对电路的影响，牺牲了芯片的功耗和面积。图9为该电路的电流仿真图，电源电压在5 V的情况下，该电路的电流达到450.4 μA，因此该芯片的功耗达到2.25 mW。

图9　5 V电源下电路的电流仿真结果

电源电压抑制比指在规定输入电压范围内输出电压的变化，是衡量电源噪声抑制能力的重要参数。运放的增益越高，电路的电源抑制比越大，电源噪声对电路的影响越小，基准的输出精度也会越高。图10为输出基准电压的PSRR响应曲线。从图中频率响应曲线上看，该电路具有较高的电源电压抑制比（85 dB），具有较好的电源电压抑制特性。

图10　输出电压的PSRR频率响应曲线

5　结论

本文在分析典型的带隙基准原理的基础之上设计了一种带有消除失调电压功能的带隙基准源。该带隙基准源消除了由于失调电压对输出电压的影响，提高了输出电压的稳定度。仿真结果表明该电路工作在5 V电源电压时，在-55～125℃温度范围内能够提供1.274 V的稳定基准电压输出。此带隙基准电路由于功耗和面积的原因，可以被应用到一些特殊场合的模拟电路中，具有一定范围的应用前景。

[1]RAZAVI B.模拟CMOS集成电路设计[M].陈贵灿,程军,张瑞智,等译．第一版．西安：西安交通大学出版，2003：312-315.

[2]Phillip E Allen,Douglas R Holberg.CMOS analog circuit design[M].Oxford University Press,Inc,2002:153-157.

[3]汪宁，魏同立.一种具有高电源抑制比的低功耗CMOS带隙基准电压源[J].微电子学，2004，34（3）：330-333.

[4]邹勤丽，汤烨.一种低功耗无运放的带隙基准电压源设计[J].电子与封装，2015，15（2）:22-24.

[5]BOOKS T,WESTWIK A L.A low-power differential CMOS bandgap reference[C].IEEE Int Sol Sta Circ Conf. Presidio.1994:248-250.

[6]THAM K M,NAGARAJ K.A low supply voltage high PSRR voltage reference in CMOS process[J].IEEE J Sol Sta Circ,1995,30(5):586-590.

A Design of Bandgap Voltage Reference Circuit with Offset Voltage Elimination Function

XU Shengquan1,2,ZHANG Shuai2
（1.Xidian University，Xi'an 710071,China; 2.China Electronics Technology Group Corporation No.32 Research Institute,Shanghai 200233,China）

The paper presents a design of a bandgap voltage reference with offset voltage elimination function.The circuit is of NEC 0.35 μm 2P2M standard CMOS and is designed and simulated in Cadence Spectre environment.The bandgap voltage reference is of higher precision and stability.The output of the bandgap voltage is 1.274 V,the greatest skew of reference voltage to input is 0.4 mV in the power supply ranging from 3 V to 6 V.The greatest skew of reference voltage to temperature is about 4 mV in the range of-55℃to 125℃and the reference current,hardly influenced by the power supply voltage,is in linear correlation with the temperature.The circuit sacrifices the power consumption and size to eliminate the impact of offset voltage on the circuit.The bandgap reference has a higher PSRR which is up to 85 dB.

bandgap voltage reference;offset voltage;PSRR;temperature coefficient;CMOS