徐宏亮

（燕山大学，河北 秦皇岛 066004）

0 引言

在电子领域中，频率是最基本的参数之一，大部分电参数也都和频率关系密切[1]，因此，数字频率计在电子领域的应用十分广泛。传统的数字频率计大都采用单片机实现，虽然成本较低，但电路复杂且稳定性差。随着超大规模集成电路的发展，可通过可编程逻辑器件和EDA技术对硬件系统进行设计[2]，使用EDA技术进行数字系统设计逐渐成为主流设计方法[3]。EDA即电子设计自动化，一般采用自顶向下的设计理念，使用者可通过硬件语言对目标器件进行设计[4]，并能随时修改[5]，从而简化设计过程[6]。VHDL语言是用来描述从抽象到具体级别硬件的工业标准语言，其程序结构特点是将一个电路模块或一个系统分成实体（外部端口）和构造体（内部功能算法实现）两部分实现[7]，并且可将逻辑方程、电路原理图、真值表以及时序波形进行整合从而对电路进行详细描述[8]。Quartus Ⅱ软件作为一种EDA开发工具为设计者提供了一种与结构无关的设计环境，可通过在不同的功能模块上选择不同的源文件输入方式可设计出不同的底层功能模块，然后把这些模块组装起来，便可生成具有一定功能的系统[9]。本方法以Quartus Ⅱ为工作平台，利用VHDL语言设计了一个时序逻辑电路，通过仿真分析，证明可以在软件层面实现宽量程频率测量和自动换档的功能。

1 原理及结构组成

数字频率计的基本原理是以一个频率稳定的信号作为闸门信号，用计数器对闸门信号带宽内输入信号重复次数进行计数，然后将计数结果锁存起来，最后再由译码显示模块把锁存的结果显示出来。……