孟丽妍

摘要：此设计是在MAX+plusⅡ开发软件环境下，使用硬件描述语言VHDL来设计2ASK和2FSK调制器。本文给出了在MAX+plusⅡ开发软件环境下，利用VHDL硬件描述语言设计2ASK和2FSK的具体方法和仿真并分析结果。

关键词：VHDL；2FSK/2ASK；调制编译

中图分类号：TN761 文献标志码：A 文章编号：1674-9324（2017）33-0196-02

一、2FSK/2ASK的VHDL设计

由于2FSK/2ASK为模拟信号，而FPGA只能产生数字信号，因此需对正弦信号采样并经模数变换来得到所需的2FSK/2ASK信号。本例由FPGA产生正弦信号的采样值。

2FSK的设计：2FSK的设计是由分频器、m序列产生器、跳变检测、2∶1数据选择器、正弦波信号产生器和DAC数模变换器等六部分共同组成，其中的前五部分由FPGA器件来完成。

2ASK的设计：在2FSK的基础上，设计2ASK信号发生器。当检测到基带码元的上升沿时，2ASK与2FSK是一致的，在检测到基带码元的下降沿时，2ASK使输出波形为“零”值即可。可以通过一个按键控制信号发生器输出2FSK或是2ASK信号。

二、功能仿真波形

（一）分频

本例中数据传送速率为300kHz，要求产生两个不同的正弦信号，分别是12MHz的正弦信号和6MHz和正弦信号。由于正弦信号每周期取20个采样点，所以要求能够产生下面3个时钟信號，分别是300kHz的数据速率、12MHz的正弦信号和6MHz的正弦信号。其中的基准时钟由一个12MHz的晶振提供。设计中要求一个2分频（产生6MHz信号），然后载20分频（产生300kHz信号）共有两个分频值。

（二）m序列

m序列作为一种常用的伪随机码，显著特点是可预见性、随机特性和循环特性，最重要的是它具有良好的自相关特性，非常适于通信领域中的信号流的模拟与分析。本设计利用一种带有两个反馈抽头的三级反馈移位寄存器得到一串“1110010”循环序列，同时采取措施防止进入全“0”状态。……