汪 健，张 磊，王 镇，赵忠惠，陈亚宁

（中国兵器工业第214研究所苏州研发中心，江苏 苏州 215163）



系统级芯片跨时钟域同步技术研究

汪 健，张 磊，王 镇，赵忠惠，陈亚宁

（中国兵器工业第214研究所苏州研发中心，江苏 苏州 215163）

摘 要：随着芯片系统复杂性的提高, 系统级芯片中集成了越来越多的模块，这些模块通常工作在不同的时钟频率下，这样芯片上的数据必然频繁地在不同区域之间进行传输。在时钟和数据信号从一个时钟域跨越到另一个时钟域时会发生许多类型的同步问题。采用握手信号进行异步时钟域之间的信号传输，和采用异步FIFO进行总线信号跨时钟域设计可以很好地应用在系统级芯片设计中，保证这些跨越了多个域的时钟和数据信号保持同步。

关键词：系统级芯片；跨时钟域；同步；平均无故障时间

1　引言

随着集成电路技术的迅速发展，系统级芯片（system on-chip，SoC）变得越来越复杂，芯片上实现了更多的功能，系统频率也越来越高，随之而来芯片上的数据更加频繁地在不同区域之间进行传输。当数据由一个时钟驱动传输到由其他的时钟驱动区域时，跨时钟域（Clock Domain Cross，CDC）问题就产生了。尽管这并不属于技术发展提出的新要求，但随着芯片设计规模的不断扩大，多异步时钟域的现象越来越常见和复杂化。

在传统的设计方法中，设计仿真和静态时序分析已经不足以充分验证跨时钟域的可靠性和连续性，为了确保拥有多个异步时钟域的芯片能够可靠运行，设计人员必须有意识地采用一些结构使这些跨越了多个域的时钟和数据信号保持同步。……