马万里

（深圳方正微电子有限公司，广东 深圳 518116）

1 引言

ESD防护的基本原则就是在尽量短的时间内将尽量多的电荷通过一定的通路泄放掉。由于SCR组件的保持电压低、单位面积的电流泄放能力高，成为目前ESD防护电路中效果最好的组件。

下面以ESD防护中的PS模块（P表示在I/O端口施加正激励，S表示VSS）说明其基本原理。如图1所示，整体为PNPN结构，当PAD端口受到一个高压静电时，N-well与P-sub的结会击穿，产生如图1中虚线所示电流，原本P-sub电位同VSS一致，由于此时P-sub中有电流通过，当Isub×Rp-sub造成的压降值达到一定程度时，会触发由N+、P-sub、N-well组成的寄生NPN晶体管，产生如图2所示的电流，N+为发射极，P-sub为基区，N-well区充当集电区。当Inw×Rnw的值达到一定程度时，会使得N-well与P+形成的PN结正偏，从而触发由P+、N-well、P-sub组成的PNP晶体管。自此，完整的Latch up效应产生了，从PAD到VSS之间形成了一个低阻通道[1]，可以释放大量的静电电荷。这就是SCR组件应用于ESD防护的基本原理。

2 低压触发的SCR（LVTSCR）

图1 SCR用于静电防护的基本原理

图2 寄生NPN管的电流流向

从图1中看到，要触发该SCR组件，前提是N-well与P-sub组成的PN结要发生反向击穿，亚微米的CMOS工艺中，这个触发电压一般在30V以上。而芯片内部的N+与P-sub组成的PN结，相比之下，由于N型一侧的掺杂要浓，此结的击穿电压要远低于30V。所以当遇到静电时，还没有等到SCR触发，芯片内部的电路已经烧毁了。更需要说明的是，N-well与P-sub结的击穿电压要高于同工艺条件下MOS器件的栅氧击穿电压，所以必须降低SCR组件的触发电压。

经过改进，在N-well的边缘增加一个N+区域，这样一来，当PAD上受到静电冲击时，这个N+与P-sub组成的结会先于N-well与P-sub的结击穿，大大降低了SCR的触发电压[2～3]。……