梁璐

(中国电子科技集团第二十研究所,陕西西安 710068)

0 引言

雷达信号处理过程对周期信号的处理有很高的实时性要求,以往单核处理器功耗大,处理能力有限,并且在数据运算率和总线传输方面均有一定的局限性,尽管多个单核处理器并行处理也能满足要求,但是众多的接口交互导致软件架构过于复杂。多核处理器适用于现代雷达体制,无论是在存储能力和运算效率等方面更能满足系统对于实时性和功能的要求。以往众多杂波抑制方法受限于硬件存储能力,因此在工程实现中对于杂波图的应用不多。

本文硬件应用了TI的C66系列8核处理器。TMS320C 6678是基于TI的KeyStone多核架构的高性能定/浮点DSP,主频可达到1.25GHZ,单核可以提供40GMAC定点计算或者20GFLOP浮点计算能力,可在10W功耗下实现160GFLOP的性能[1],硬件外部挂接4片256M的DDR3,能满足我们对于大数据量存储空间的要求。文中主要在此硬件基础的条件下,实现了一种时域恒虚警处理,也称杂波图恒虚警[2]。

1 系统软件架构设计

基于固态化搜索雷达,扫描范围大,测量距离远,且应用场景较多,可用于海事交通,岸岛,陆基等。为了满足实时性要求,本系统硬件选用DSP结合FPGA的架构,充分利用了FPGA的流水处理性能和DSP多核的并行运算性能。FPGA接收A/D采样数据,做下变频,经脉冲压缩处理通过SRIO接口送至DSP,DSP做积累以及杂波处理。这里主要介绍DSP与FPGA之间的通信接口以及所实现的杂波处理方法。

主要软件功能如图1所示,FPGA与DSP之间传输接口为SRIO,SRIO作为高带宽……