牛胜普，唐 鹤，李泽宇，陈科全，彭析竹，张 波

（电子科技大学，成都 610054）

1 引言

随着现代CMOS工艺的发展，器件特征尺寸逐步降低，芯片功耗面积逐步下降，低功耗高速高精度ADC实现成为可能。但工艺进步带来的并非全是优点，对于模拟电路来说，工艺进步带来的缺点同样明显。CMOS器件特征尺寸降低，模拟电路电源电压进一步下降，受此影响作为模拟电路中关键电路的运算放大器，其重要指标诸如高增益、宽带宽、宽线性输入范围也越来越难以同时实现[1]。通信系统中常用的高速高精度ADC如流水线ADC中所用关键运放也越来越难以实现。高速高精度流水线ADC中运算放大器通常无法同时满足信号建立速度和建立精度的要求，往往牺牲信号建立精度以保证建立速度，从而使得流水线ADC关键模块乘法数模转换器（MDAC）产生增益误差。MDAC增益误差如果不加以校准将会严重影响流水线ADC诸如ENOB、SNDR、SFDR等关键指标[2]。

高速高精度流水线ADC校准算法研究由来已久，目前校准算法大致可以分为前台校准算法和后台校准算法。前台校准算法例如LMS校准算法[3]，校准时需要打断ADC的正常工作，但其校准精度较高，一般对ADC模拟部分改动较小，ADC模拟部分设计复杂度较低。后台校准算法如PN码伪随机噪声注入校准算法[4]，校准时不需要打断ADC正常工作，可实时跟踪校准，但其往往需要ADC模拟设计做出相应调整，增加了模拟电路设计的复杂度。本文所提出的基于最小量化误差流水线ADC校准算法属于前台校准算法。……