刘运凯

【摘 要】基于EDA技术来实现四人抢答器的设计功能。用硬件描述语言VHDL来完成整体电路的设计，从中实现四人抢答器的抢答、报警、倒计时以及显示的功能。之后通过QuartusⅡ软件和GW48-SOPC/DSP EP1C6/1C12 Q240实验开发系统对课题进行波形仿真和功能实现的验证。

【关键词】EDA；四人抢答器；硬件描述语言VHDL；仿真

一 、程序设计

（一）程序总体功能

当有选手抢答时，首先锁存，阻止其他选手抢答，然后编码，再经译码器将数字显示在显示器上，同时产生提示音。主持人宣布开始抢答时，倒计时电路启动由20计到0，如有选手抢答，倒计时停止，如20秒后无人抢答，则显示超时并报警。

（二）程序的实现

用VHDL表述的本课题完整电路模块程序分为三个部分

1.设计库和程序包调用部分

LIBRARY和USE语句分别引导出打开和使用程序包的语句。

2.VHDL实体描述部分（电路模块端口说明和定义）

ENTITY和PORT语句构建了整个电路对外通信端口的说明模块。清零开关clr，主持人开关en，四人抢答按钮a、b、c、d，两个时钟信号clk和clk0，组别显示一个数码显示管dsp（3..0），倒计时显示两个数码显示管count（7..0）。

3.VHDL结构体描述部分

这部分由结构语句ARCHITECTURE引导，它包含了PROCESS进程语句，用于描述本课题的逻辑行为及其对应的电路模块功能。而在这个电路功能的描述分为两个模块：

（1）抢答鉴别锁存及组别显示的电路模块程序

本模块程序的基本工作原理是：清零开关clr，主持人开关en，四人抢答按钮a、b、c、d，并由一个数码显示管dsp（3..0）显示选手组别，为了实现当有选手抢答后锁存电路使其他选手无法抢答的功能，设置两个锁存信号tmp1、tmp2。……