APP下载

一种高速LVDS接收电路的设计

2016-09-13胡庆成贺凌炜周晓彬中国电子科技集团公司第58研究所江苏无锡214035

电子与封装 2016年7期
关键词:信号设计

胡庆成,贺凌炜,周晓彬(中国电子科技集团公司第58研究所,江苏无锡214035)



一种高速LVDS接收电路的设计

胡庆成,贺凌炜,周晓彬
(中国电子科技集团公司第58研究所,江苏无锡214035)

提出了一种内置失效保护功能的高速低压差分信号(Low Voltage Differential Signaling,LVDS)接收电路。该电路不仅解决了传统电路结构在电源电压3 V或更低时不能满足LVDS标准规定的输入共模电压范围内(0.05~2.35 V)稳定工作的问题,而且还可以直接作为LVDS接口电路的输入级使用,节省了外接保护电路。基于SMIC 0.18 μm CMOS工艺模型库,用spectre进行仿真,在输入共模电压范围内工作稳定,传输速率达到1 Gbps。

LVDS;接收电路;失效保护;共模电压

1 引言

LVDS是一种低摆幅的差分信号,具有传输速度快、低功耗以及低噪声等优点,是一种通用的接口标准。它广泛应用于体积小、功耗低的便携式设备和高速通讯设备中[1]。图1是典型的点到点LVDS系统。

它由驱动电路(driver)、连接线(interconnect)、接收电路(receiver)和端接阻抗(100 Ω)组成。data信号通过驱动电路生成LVDS差分信号VO+和VO-,然后经过连接线传输,最后在端接阻抗两端形成接收电路的输入信号VI+和VI-。接收电路会根据VI+和VI-的大小判别出所传输数据是“0”还是“1”,并将其转换成相应的内部逻辑电平。

由于驱动电路和接收电路的参考地存在电势差,为了保证信号传输的可靠性,LVDS标准[2]规定,接收电路必须在0.05~2.35 V的输入共模电压范围内稳定工作。但是,当电源电压降低至3 V或更低时,传统的LVDS接收电路结构就很难满足这个指标。而且,LVDS接口电路是可以并联使用的,既可以同时工作,也可以部分工作。……

登录APP查看全文

猜你喜欢

信号设计
信号
完形填空二则
何为设计的守护之道?
《丰收的喜悦展示设计》
孩子停止长个的信号
瞒天过海——仿生设计萌到家
设计秀
有种设计叫而专
基于LabVIEW的力加载信号采集与PID控制
一种基于极大似然估计的信号盲抽取算法