张艳飞,谢长生,匡晨光(.中国电子科技集团公司第58研究所,江苏无锡4035; .无锡中微亿芯有限公司,江苏无锡407)

FPGA芯片时钟架构分析

张艳飞1,谢长生2,匡晨光2
(1.中国电子科技集团公司第58研究所,江苏无锡214035; 2.无锡中微亿芯有限公司,江苏无锡214072)

FPGA设计中时钟信号的设计与处理是保证系统稳定工作的重要组成部分,随着FPGA器件规模的不断增大,集成度不断提高,多时钟域管理、时钟延迟、时钟信号完整性和相位偏移等已成为影响FPGA设计的关键因素.结合微电子电路相关知识,针对Xilinx公司的Virtex4系列芯片,详细分析其时钟架构及时钟资源的特性.针对FPGA时钟设计的典型应用情况,从芯片角度给出了时钟设计与使用的一些技巧和建议.

现场可编程门阵列;时钟架构;时钟管理

1　引言

随着FPGA(Field Programmable Gate Array)器件规模的不断增大,集成度不断提高,在高密度FPGA中时钟信号的分布质量越来越重要[1],多时钟域管理、时钟延迟、时钟信号完整性和相位偏移等已成为影响FPGA设计的关键因素[2].因此在设计中使用高性能的集成时钟管理模块、高性能的时钟树结构很有必要.本文结合微电子电路相关知识,针对Xilinx公司的Virtex4系列芯片,详细分析其时钟架构及资源的特性,从芯片角度给出了时钟设计与使用的相关技巧和建议.

2　FPGA芯片时钟结构

FPGA中的时钟系统是由时钟输入/输出模块、集成时钟管理模块、时钟树组成的.它完成了FPGA中时钟的输入、输出、传输、时钟使能/禁止、时钟切换、分频/倍频、相位调节等用户所……