严华鑫(中国电子科技集团公司第58研究所,江苏无锡214035)

基于UltraFlex的多时钟域电路测试方法

严华鑫
(中国电子科技集团公司第58研究所,江苏无锡214035)

介绍了一种在UltraFlex系统上进行多时钟域电路测试的方法,利用了UltraFlex系统自身硬件设计的特点和VBT,解决系统在多时钟电路频率比较高的情况下最小公倍数频率超过测试系统规格的问题.此方法通用,可进行不规则多时钟ASIC的测试,降低了设计和测试人员测试算法设计的难度,提高了设计和测试开发速度.

多时钟域;测试方法;Ultraflex

1　引言

大规模集成电路---如专用集成电路(ASICs)和片上系统(SOCs)---出于功能或者性能上的考虑,经常采用多时钟的设计风格;尤其在电信应用领域,经常需要多个数据通路,多个微控制器和电源管理[1].微处理器(MCU)系统一般有两个时钟域,其中处理器使用较快的系统时钟,以获得较高的性能;外围逻辑使用较慢的时钟外围,以降低功耗.在多时钟设计中,一个时钟域产生的信号经常会被其他的时钟域使用,这就形成了不同时钟域之间的交叉.例如,在微控制系统中,处理器的写信号和数据是在系统时钟域产生的,而外围时钟域的寄存器用处理器的写信号作为使能信号来加载数据,这样形成了从系统时钟域到外围时钟域信号的交叉;同样的,当处理器读外围逻辑寄存器时,寄存器的值通过总线送给处理器,又形成了从外围时钟域到系统时钟信号的交叉[2].

系统中的时钟数量以及它们……