张? 谢文博

摘 要：数字信号处理的稳定性、有效性和精确性使其应用范围越来越广。FPGA具有可根据自行需要而改变设计电路的功能，在数字电路领域不断发展，但它编程的语言繁琐而且不易理解。为此，采用DSP Builder进行FIR滤波器的设计，不仅可以自动转化为FPGA芯片能识别的语言，还可以进行模型化仿真。根据FIR滤波器的滤波原理，通过DSP Builder工具，设计一个20阶的低通滤波器，并进行了仿真。

关键词：DSP Builder；FIR滤波器；Matlab；FPGA

中图分类号：TN713 文献标识码：A 文章编号：2095-1302（2016）05-00-03

0 引 言

滤波器是用来抑制或滤除输入信号中的干扰或干扰成分，改变输入信号中各个频率分量的大小和相位，输出有用或达到预期指标的信号[1]。随着电子技术的不断发展，芯片集成度不断提高，数字滤波器不断取代模拟滤波器[2]。数字滤波器分为无限脉冲响应（IIR）和有限脉冲响应（FIR）两类，相比于IIR滤波器，FIR滤波器不存在递归运算，即不存在除零以外的其它极点，系统总是稳定的，也容易实现线性相位；虽然在实现过程中计算量较大，但设计方便，在通信、数字图像处理、雷达信号分析和谱分析等领域都有广泛的应用。

1 FIR滤波器

1.1 FIR滤波器原理

FIR滤波器指的是用有限冲

其中，M表示滤波器的阶数，h（i）表示系统的单位冲激响应，这由选择的滤波特性决定。一个理想的滤波器其单位冲激响应是一个无限长的序列，而FIR滤波器的阶数显然是有限的，这就要通过一定的附加函数逐步逼近理想的滤波特性。x（n-i）是通过i个延时后的数字输入信号。

1.2 FIR滤波器结构