适用于非理想条件下的自适应自抗扰锁相环技术

2021-10-22李永丽赵自刚耿少博

电力系统及其自动化学报 2021年9期

张威，李永丽，李涛，赵自刚，耿少博

（1.天津大学电气自动化与信息工程学院，天津 300072；2.国网河北省电力有限公司，石家庄 050011）

随着分布式发电DG（distributed generation）技术的发展，可再生能源在电力系统中所占的比例越来越大[1-2]。但是，基于电力电子设备的DG对电网电压的波动较为敏感，其使用寿命和运行状态都受到电网电压的影响，这对新能源的进一步发展构成了阻碍。为了抑制因非线性负载接入、负荷切除及非对称故障引发的电网电压波动对脆弱的逆变器系统产生恶劣影响[3]，逆变器系统需要具有一定低电压穿越能力。而锁相环PLL（phase locked loop）作为逆变器跟踪电网电压的重要环节，其在电网电压波动时所能表现出的稳定性，对整个逆变器系统的正常运行具有至关重要的作用[4]。因此，研究PLL在电网故障条件下抗干扰性能，对于提高逆变器的稳定运行能力具有重要意义。

基于同步旋转坐标系的锁相环SRF-PLL（syn⁃chronous reference frame-phase locked loop）应用最为广泛，其可以在稳态情况下快速锁相，但当网侧电压出现不平衡波动时，其输出会出现较大的波动[5]。鉴于此，众多学者在此基础上对PLL的结构进行了改进。文献[6]提出了二阶广义积分器锁相环 DSOGI-PLL（second-order generalized integratorphase locked loop），实现对不平衡电压的正负序分离，从而抑制了PLL输出的波动。文献[7]采用解耦双同步坐标系锁相环DDSRF-PLL（decoupling dual⁃synchronous reference frame-phase locked loop）及相应的改进结构，实现了电网电压不平衡和含高次谐波情况下的锁相，但这种方法的结构复杂且计算量较大。为应对电网频率波动，文献[8]基于传统二阶广义积分器 SOGI（second-order generalized integra⁃tor）结构本身提出3种改进型SOGI结构，并应用到PLL中以应对不同的工况。传统PLL中PI控制在变量多、耦合强或者强非线性、剧烈未知扰动、系统参数存在跳变的场合，加之本身性能的限制，难以取得理想控制效果[9]。因此寻找一种新的更高性能的替代结构便显得更为必要和迫切。

自抗扰控制ADRC（active disturbance rejection control）技术自提出后便受到了广泛关注，扩张状态观测器ESO（extended state observer）是ADRC技术的核心，其通过对被控对象受到的扰动进行总体观测，即将被控对象中耦合、不确定性及内外部干扰都统一视为“未知扰动”进行估计补偿，以达到提高控制系统动稳态及抗干扰能力的目的。相较于传统PID控制，非线性ADRC响应速度快、抗干扰能力强，更易于满足系统的高性能要求，但其参数众多，计算也更为复杂。对此，文献[10]提出了一种线性自抗扰控制LADRC（linear active disturbance rejec⁃tion control），该方法将各参数整定简化为对控制器和观测器带宽的计算，使ADRC技术在工程上应用前景更为广阔。得益于上述优点，目前LADRC技术已经成功应用到了精密机械、加工机床、武器系统等领域中。为了兼顾工程实际和控制性能，文献[11]提出一种线性/非线性ADRC切换控制技术，这种结构综合了两者对扰动幅值变化具有较强的鲁棒性和动态性能较好的优点，但依然无法避免非线性ADRC环节参数整定困难的问题，同时，切换过程亦使得整个控制结构复杂化。文献[12]改进了LADRC结构中ESO部分，通过在ESO中引入总扰动的微分信号以达到对扰动进行早期修正的目的，但所得系统的阶数较高，计算较复杂。文献[13]主要针对微源的并网/离网切换过程，用LADRC环节代替原来电压外环中PI环节作为dq轴的电压调节器，以消除外环dq轴电流跳变及耦合作用的影响，从而实现两种模式间平滑切换。文献[14]则将LADRC技术引入到下垂控制方法的电压外环之中，进而快速消纳扰动，使得微网系统在并网和孤岛模式下运行更为稳定。但文献[13-14]都没有分析电流内环中扰动对LADRC的影响。

综上，目前LADRC在DG领域应用大多是针对逆变器系统双环控制，很少有学者将其应用于提高PLL抗扰能力方面。考虑到二阶LADRC在抗扰动性能上相较于一阶LADRC更为优越，更容易满足高性能的要求，因此本文提出一种基于二阶LADRC的PLL结构，主要包括：①用二阶LADRC模块取代原PI环节以改善PLL的动态性能；②针对因电网电压波动而造成的PLL输出不稳定情况，本文通过提出一种快速计算电压正序幅值的方法，并以此为基础设计一种参数自适应结构的LADRC-PLL；③通过仿真和实验验证所提方法和结构的可行性。

1 二阶LADRC-PLL结构设计

1.1 DG单元控制结构

DG单元结构如图1所示。其中，逆变器的输出端同LCL滤波器相连；Udc为直流电压；iLa、iLb、iLc和iCa、iCb、iCc分别为逆变器的输出电流和滤波电容电压；uabc和iabc分别为公共连接点PCC（point of com⁃mon coupling）处采样得到的三相电压和电流；udq和idq分别为经dq变换后得到的dq轴分量；θ为uabc经过PLL获得的坐标变换角度；PCC处的变压器变比为110 V/380 V。本文中逆变器采用PQ控制，计算得到有功功率P和无功功率Q后，再经过电流内环控制得到脉冲宽度调制PWM（pulse width modula⁃tion）的电压控制信号，PLL一般为传统的SRF-PLL。

图1 DG单元结构Fig.1 Structure of DG unit

1.2 二阶LADRC-PLL结构设计

相较于传统PI控制，二阶LADRC技术在动态性能和抗扰动能力上都更为优越，因此本文提出一种基于二阶自抗扰技术的LADRC-PLL结构，用LADRC模块代替传统PLL中的PI环节，并在此基础上进行改进，以提高其在电网电压跌落时的输出稳定性。

LADRC结构包括状态观测器、扰动补偿和线性状态误差反馈律LSEF（linear state error feed⁃back），其基本结构如图2所示。其中，v为PLL的参考输入；y为系统输出，即θ；u为系统控制量；z1、z2、z3分别为系统输出x1、系统输出的微分项x2和总扰动x3的估计值；b0为系统增益。

将上述结构表示为状态空间形式，即

式中：x1、x2、x3为状态变量，其中 x3=F(y,̇,v,w)；h为F的微分。

构建LSEF，将其设计为

式中：u0为中间变量；ug,q为q轴分量参考值；kp和kd为控制器增益。根据文献[14]可对上述各参数做如下变换：

式中：ω0、ωc分别为状态观测器和控制器的带宽；ζ为系统的阻尼比。图3为用LADRC代替PI环节后的PLL结构，其中，u*q为PLL的q轴分量参考值；θ*为输出角度的参考值；y′为q轴分量的实际值；Um为网侧电压最大值。

图4为两种PLL动态性能比较，当t=0.2 s时在输入中加入了1个单位阶跃扰动。表1为两种PLL的性能参数比较，可以看到LADRC-PLL在动态性能上更优。

图3 LADRC-PLL结构Fig.3 Structure of LADRC-PLL

图4 在uq中加入单位阶跃扰动后的频率变化情况Fig.4 Changes in frequency after unit step disturbance is added touq

表1 LADRC-PLL和SRF-PLL响应参数比较Tab.1 Comparation ofresponse parameters between LADRC-PLL and SRF-PLL

2 LADRC-PLL的性能分析及改进

2.1 电网频率突变时的扰动分析

假设在发生频率突变前电网电压幅值为U，则电网稳定时电压表达式为

经过abc/dq变换后可得

式中：θ为PLL输出角度；ωt为实际的电网相位。当电网频率发生突变时，设角度的突变量t=2πΔft=X，则可以得到uq表达式为|uq|= | 1.5sinX|表示，即对于LADRC而言，频率突变

当系统稳定时，PLL输出相角θ=ωt，所以电网频率突变时电压q轴分量不为0，其大小可用常数给PLL带入了1个阶跃扰动。因此，本文所提PLL结构对频率波动也具有一定的抗干扰能力。

2.2 电网电压跌落变时的扰动分析

根据第1节分析可知，LADRC-PLL对输入类似于频率突变的阶跃扰动具有一定的抗干扰能力。但是当电网电压跌落时，会在PLL输入中引入1个较大幅值的二倍频扰动分量，此时单靠LADRCPLL原本的结构无法稳定输出。针对这个问题，本节将在分析扰动分量的基础上提出相应的改进，以抑制输出中的波动。

2.2.1 输出量中的扰动项分析

根据式（1）可以将系统输出表示为

将式（4）和式（5）代入式（3）可得到LADRC的输出传递函数为

由式（9）可知，LADRC系统输出由输入项和扰动项组成。取负序扰动项F为幅值为K的二倍频正弦函数，即F=Ksin ωt，其中 ω=2ωn，ωn为工频。根据式（9）可得其输出响应为

其中

式中，a1、a2、a3、b1、b2为系统稳态输出响应系数。

对式（10）中与三角函数相关的后两项进行拉氏反变换可得

为计算方便，根据经验取

结合式（11）和式（13）有

综上，电网不平衡故障会在LADRC-PLL输出中引起1个幅值大小与ω0、负序分量幅值K有关的波动。为解决这一问题，本文提出一种快速计算电网电压正序分量ud的方法和以此为基础的变参数LADRC-PLL结构。

2.2.2 正序电压幅值计算方法

当A相发生电压跌落故障，例如A相跌落50%时，将A相电压 0.5Ucosωt代入式（5），当θ和ωt两者间的差值很小时，可认为近似相等，此时可以计算得到发生单相故障时电网三相电压在dq坐标系中的表达式，即

式中，u′d、u′q分别为故障后PLL计算的d、q轴分量。

由式（15）可知，从旋转坐标系看，单相故障会在原有ud、uq上分别添加1个幅值为0.25U的余弦和正弦的二倍频分量。因为两者幅值相等，可以对q轴分量通过SOGI进行移项后再同d轴分量相加来消除d轴电压的二倍频扰动，进而得到正序电压幅值。图5为SOGI基本结构。

图5 SOGI基本结构Fig.5 Basic structure of SOGI

图5中，k为增益系数，ω为谐振频率，q为相移因子，u0和qu0的传递函数分别为

图6 在不同ω下SOGI的波特图Fig.6 Bode diagram of SOGI under different values of ω

当发生电压幅值波动时，需要对产生的二倍频扰动进行移相得到电压d轴扰动的补偿分量，同时为了尽量使SOGI增益接近1，且避免其他更高频率的干扰，取ω=200π以完成对二倍频分量的移相。相较于ω=100π的传统基波正负序分离结构，本文所提PLL的积分系数扩大了一倍，响应速度也相应增加。

2.2.3 变参数LADRC-PLL结构设计

系统增益b0取值对PLL幅值增益具有直接影响，可以在发生故障时增大b0以减小扰动量的幅值而不影响基频分量输出的幅值。

基于ud分量计算方法，同时参考电压跌落深度定义，可计算得到负序分量所占比重大小d，然后乘以给定值m（m为跌落深度最大时的取值），这样能在参数平滑变化的前提下根据不同深度实时改变增益，实现电网电压不平衡故障时的稳定输出。d可表示为

式中，un为电网电压有效值。

将图3中固定的增益b0用b′0代替，完成对变参数LADRC-PLL结构设计，b′0可表示为

式中，b′0为新的考虑电压波动幅度后的自抗扰系统增益。

3 仿真与实验

3.1 本文仿真

为验证所提出PLL结构，本文基于MATLAB/Simulink仿真软件，按照图1搭建了三相LC型并网逆变系统的仿真模型。其中直流电压Udc为400 V，电网电压为380 V，变压器变比为110 V/380 V，逆变侧滤波电感L1=0.6 mH，L2=0.3 mH，滤波电容C=100 μF，采样频率 fn=10 kHz。SRF-PLL和LADRCPLL的参数取值如表2所示。

表2 LADRC-PLL和SRF-PLL的参数Tab.2 Parameters of LADRC-PLL and SRF-PLL

首先对第2.2节提出的快速正序分量算法和传统的基于SOGI的正负序分离算法进行比较，结果如图7所示，可以看出，本文提出的计算方法兼顾了精度和计算速度，同理论分析一致。

图7 电压正序分量算法的速度比较Fig.7 Comparation of speed betweentwo types of positive-sequence voltage component algorithm

3.2 案例分析

对比传统SRF-PLL和本文提出的二阶LADRCPLL在电网频率发生小范围突变时的输出情况，以及对提出的电压正序分量算法的变参数二阶LADRC-PLL在电网电压发生跌落时的性能仿真验证。为了更好突出不同结构PLL输出的频率相位对系统输出电流的影响，3种工况下的仿真都不加入低电压穿越控制策略。

3.2.1 频率突变情况

图8为电网在t=0.25 s时频率增加0.3 Hz的情况，可以看出LADRC-PLL对这类输入波动具有一定的抗干扰能力且收敛较快。图9为分别采用两种PLL结构的微电网双环控制模型的电流输出情况，可见，在频率和相位发生跳变时，采用LADRCPLL控制的逆变器输出电流的波动程度更为平缓。

图8 电网频率突变时PLL频率输出情况Fig.8 Frequency output from PLL under step change of grid frequency

图9 两种逆变器输出电流比较Fig.9 Comparison of current output between two inverter structures

3.2.2 电压幅值突变情况

（1）工况Ⅰ：A相电网电压在t=0.25 s时跌落50%。

图10为在电压波动时3种PLL输出的频率和相位对比。可见，变参数LADRC-PLL结构可以在不影响动态性能的前提下将频率波动抑制在0.02 Hz之内，虚线框表明其输出也更为平滑。图11为分别使用3种PLL结构的逆变器输出电流。在不加入低电压穿越控制策略情况下，采用普通SRF-PLL的双环控制逆变器输出电流波形发生了明显畸变，其畸变率可以达到14.93%，采用变参数LADRC-PLL结构在故障期间逆变器输出电流的THD=3.58%。

图10 工况Ⅰ下3种结构PLL输出Fig.10 Output from three PLL structures under conditionⅠ

图11 输出电流的畸变率比较Fig.11 Comparison of THD of current output

（2）工况Ⅱ：A、B两相电压在t=0.25 s时跌落50%。

与单相电压跌落50%相比，工况2的故障更为严峻，所以整体电流波形的畸变程度更大。从图12和图13可以看出，基于变参数PLL的逆变器输出电流波形畸变程度，要明显优于基于传统SRF-PLL的逆变器输出电流波形，前者的畸变率为5.45%，而后者的畸变率已经达到了21.14%

图12 工况Ⅱ下3种结构PLL输出对比Fig.12 Comparison of output among three PLL structures under conditionⅡ

图13 PLL对逆变器输出电流畸变率的影响Fig.13 Effectsof PLL on the THD of current output from inverters

从两种工况下仿真波形可以看出，本文提出的改进型PLL在电压大幅跌落过程中能够很好抑制波动，同时对输出电流的畸变问题具有较好的改善作用。

3种PLL在不同工况下的性能对比如表3所示。

表3 3种PLL在不同工况下的性能对比Tab.3 Comparison of performance among three PLLs under different conditions

3.3 实验结果

为了验证本文所提LADRC-PLL和以此为基础的变参数PLL结构的可行性，采用以DSP（TMS320F28335）为核心的微网逆变器系统进行实验，通过变比为110 V/380 V的隔离变压器进行输出，实验设备如图14所示。由于实验条件限制，实验在A相电压跌落10%且其他两相电压保持不变的条件下进行。图15为基于SRF-PLL、LADRCPLL、变参数结构的LADRC-PLL的双环A相输出电流比较。可见，基于变参数结构的LADRC-PLL电流畸变率最小，基于LADRC-PLL的畸变率次之，但都优于传统的基于SRF-PLL的双环输出电流畸变率，验证了本文所提结构的可行性。