封帆，龚航，臧文驰，陈华明

( 国防科技大学电子科学学院，长沙 410073)

0 引言

守时是高精度时间频率和授时服务的核心和基本内容.然而原子钟的短期频率稳定度会因为迪克效应[1]以及器件噪声等因素的影响而降低. 锁相环(PLL)是产生频率信号的一种闭环自动控制系统，它能实时跟踪并输出频率信号.在锁定状态时，PLL环路能够净化输出相位噪声功率谱的纯度，并提高频率稳定度.

PLL 环路参数的选取直接影响其输出的相位噪声功率谱和频率稳定度.对于PLL 的仿真建模，文献[2]基于幂律谱模型提出了一种差别于仿真电路模拟器(SPICE)仿真模型的PLL 建模方法.在建立PLL模型后，可以为PLL 的性能、面积和功耗做出初步的估计.该方法相对于常规的SPICE，仿真模型大幅提升了仿真速度.对于环路参数的选取，文献[3]和文献[4]基于常规的PLL 噪声模型，通过推导整个环路输出相位噪声方差公式，再对其求极小值，得到最佳环路参数.文献[5]和文献[6]对用于GPS接收机的PLL 进行分析.文献[5]将PLL 等效为维纳滤波器来设计PLL 参数，文献[6]以跟踪误差标准差为指标对PLL 参数进行分析.文献[7]和文献[8]提出了一种等价于Kalman 滤波器的数字PLL 环路参数确定方法.该方法根据输入信号和压控振荡器(VCO)信号的相位噪声交点设置环路参数(下文简称直接计算交点法)，使得输入信号与VCO相位噪声的交点等于PLL 系统传递函数与误差传递函数的交点，并得到了较好地频率稳定度.

以上研究对PLL 环路参数的选取提供了指……