吴 林，史建华，张 镘

(1.珠海博闻教育科技发展有限公司，广东 珠海 519000；2.东软集团，辽宁 沈阳 110179)

0 引言

数字下变频处理器(Digital Down Converters ,DDC)广泛应用在通信领域，由正交变换和抽取滤波器组成。其主要功能是将模数转换器采样后的量化数字信号频谱由射频或者中频下变频到基带，由数字下变频处理器的正交变换单元负责完成该功能；正交变换后的数据速率仍然跟模数转换器采样后的量化数据速率保持一致，为了减少后级计算机的数据吞吐率和数据处理容量，通过数字下变频处理器的抽取滤波器，将正交变换模块输出的数据进行抽取，使得数据速率由较高的数据速率降为较低速率，在数据抽取过程中产生的交叠频谱分量，抽取滤波器将对其进行阻带滤波处理。

早期的数字下变频处理器算法一般基于专用商业芯片来实现，Intersil公司型号为HSP50016的芯片是一款经典的数字下变频芯片，在通信行业广为应用[1]，德州仪器(TI)公司的DSP芯片提供了丰富的定点和浮点运算逻辑单元，也为实现数字下变频处理器的算法提供了良好的条件。但是应用以上这些面向数字信号处理的专用芯片实现具体产品中的数字下变频的算法，在设计过程中可能会受限于芯片的特定架构，无法实现更加灵活和定制化的设计场景的需求。

FPGA(Field Programmable Gate Array)是一种半定制的集成芯片，具有丰富的可编程逻辑阵列，可根据用户的需求进行迭代开发，基于FPGA开发用户所需的逻辑和算法功能具有很大的灵活性。因此，基于FPGA来实现超导系统信号检测器的数字下变频处理器的算法，可以根据超导系统的具体功能和指标需求来定制化地实现数字下变频处理器的各个功能模块，使得基于FPGA设计的数字下变频处理器能跟超导系统信号检测器其它功能单元融合为一体。

1 数字下变频处理器的结构和原理

如图1所示，数字下变频处理器主要由正交变换单元和抽取滤波器组成[4]。

图1 数字下变频处理器结构

为了从K空间填充的复数形式的数据中同时得到超导系统检测数据的幅值信息和相位信息，将信号检测器模数转换器采样和量化后的数字信号通过正交变换单元分解为实部数据和虚部数据，同时将模数转换器采样量化后的数字信号频谱由射频或者中频下变频到基带的频域里，该功能由数字下变频处理器的正交变换单元完成。超导系统的信号检测器模数转换器转换速率一般在80MHz以上，虽然正交变换后的信号频谱由射频或者中频下变频到基带，但是正交变换后的数据速率仍然跟模数转换器采样后的量化数据速率保持一致，因此正交变换后的数据速率较高，为了减少图像重建计算机的数据处理压力，需要通过数字下变频处理器的抽取滤波器将正交变换单元输出的数据速率降为较低速率，同时抽取滤波器负责将数据抽取过程中产生的交叠频谱分量通过阻带抑制滤除。

图2所示为数字方式实现的正交变换单元实现示意图。磁共振模拟射频信号进入信号检测器的模数转换器后，经过采样和量化，转换成数字的离散信号。数字本振由两个本振信号产生模块构成，这两个模块产生本振信号频率完全一致，相位相差90度。这两路本振信号同时跟模数转换器采样后的离散数据相乘，在每路都会得到和频分量和差频分量，正交变换单元之后的抽取滤波器会将其中的和频分量滤除掉，而保留差频分量，差频分量即正交解调后的基带信号。数字方式实现的正交解调功能相对于传统的模拟正交解调实现方式，在本振信号产生和控制方面具有更加精准的正交性和稳定性[5]，在传统的模拟正交解调实现时，模拟混频器的非线性特征和本振的泄露会降低有效带宽内信号的动态范围，而数字方式实现的正交解调可规避模拟器件引入的这些问题，对提升超导系统的信号动态范围具有显著的改善效果。

图2 正交变换的实现示意图

如图3所示，抽取滤波器由CIC和FIR滤波器构成[3]。CIC滤波器(Cascaded integrator-comb filter)即积分梳妆滤波器，实现对输入数据进行大比例的抽取，从而达到降低数据速率的效果，CIC由多对积分与梳状滤波器、降采样部分组成[2,3]。CIC滤波器的结构中没有乘法器，可快速地实现较高抽取率或者较高内插率的数据处理[3]。由于CIC不存在具体的滤波系数，因此不需要额外的寄存器对系数进行存储，因而CIC滤波器在实现时占用的逻辑资源较少[3]。CIC滤波器具有良好的线性相位特性，对相位敏感度很高的超导系统，因此CIC滤波器非常适合作为超导系统信号检测器的数字信号滤波[2,3]。

图3 抽取滤波器的实现示意图

FIR(Finite Impulse Response)滤波器全称是有限长单位冲激响应滤波器，其具有良好的线性相频特性，同时在频响特性曲线上具有陡峭的过渡带与高抑制比的带外抑制效果[3]。FIR滤波器的工作原理为用一系列的内部抽头系数乘以最近输入的N个采样数据，并对所得到的数组单元进行求和[2,3]。通过改变系数和滤波器抽头数目的值，理论上FIR滤波器可实现几乎所有的频响特性设计[3]。FIR滤波器除了具有固定倍数的数据抽取功能之外，另外一个功能是对CIC滤波器输出数据的频谱进行修正与补偿，所以这种FIR滤波器被称作补偿滤波器[2,3]。

2 数字下变频处理器的功能验证

模拟信号在模数转换环节的采样和量化过程中，相干采样和量化误差会引起寄生的杂散谐波频率分量，通常在数字域的计算过程中不正确的截断处理方式还会造成新的直流分量的产生，为了保证设计的数字下变频处理器在频域通带范围内没有以上所述的干扰频率分量，因此有必要在数字下变频处理器输出环节验证频域通带范围内是否有干扰成分。

为了检验数字下变频处理器输出环节的数据在频域通带范围内是否有干扰成分，本文设计了2组实验范式，将数字下变频处理器输出数据速率分别设置为1Msps和100ksps，则对应环节数据的全频带带宽分别为1MHz和100kHz。本文将信号检测器的信号输入端用50Ω端子短接，通过对全频带的扫频测试，即得到如图4(a)和图4(b)所示的噪声基底扫频图。数字下变频处理器低通滤波器的频响特性，对输入的全频带随机白噪声频谱具有通带通过和阻带抑制的效应，因此从图4可看到低通滤波器频响特性曲线的轮廓。进一步，从该图还可以看出，在频域通带范围内的噪声频谱中都是随机白噪声频谱，而没有波动特别剧烈的频谱分量，说明没有杂散谐波分量和直流分量串进通带频域范围内。

图4 噪声基底扫频图

数字下变频处理器的半带抽取滤波器和FIR补偿滤波器联合的组合滤波器，其频率响应类型是低通滤波器，该低通滤波器的设计指标主要包括-3dB通带带宽和通带带内纹波，超导系统信号检测器设计要求低通滤波器双边带通带带宽为数字下变频处理器输出数据速率的0.55倍左右，低通滤波器的频域通带纹波波动区间小于0.04dB。

为了测试数字下变频处理器低通滤波的频率响应曲线指标，实验范式将数字下变频处理器输出数据速率设置为500ksps，则期望的低通滤波器-3dB双边带通带带宽为275kHz，如图5所示，实际测得-3dB单边带通带带宽为130kHz，由于双边带通带带宽为单边带通带带宽的2倍，通过单边带通带带宽的实测值计算得到双边带带宽为260kHz，因此双边带带宽在期望指标附近，满足设计要求。如图6所示，将数字下变频处理器低通滤波器的带边带频率响应特性曲线0到120kHz频域范围内的纵坐标展开，测得纵坐标幅度值纹波波动区间小于0.03dB，满足超导系统信号检测器低通滤波器的频域通带纹波小于0.04dB的期望范围。

图5 频率响应曲线图

图6 频率响应曲线在通带内局部放大图

3 结论

本文针对超导系统信号检测器的功能和指标要求，基于FPGA实现了数字下变频处理器的功能。经过对数字下变频处理器主要设计指标的实验验证，主要包括噪声基底和低通滤波器频响特性曲线的测试，测试数据显示基于FPGA实现的数字下变频处理器功能达到预期设计目标，满足超导系统信号检测器的功能和指标要求。