张磊 曹敏

摘要：相比于其它方法实现的AD转换器，并行AD转换器由于具有非常快的转换速度而被应用在像视频转换器和高速信号采样等对速度要求非常高的场合。这种高转换速度是使用大量的硬件电路，且占用较大的芯片面积实现的。本文提出一种并行AD转换器设计思路，通过将AD转换信号前端比较器输出的数字信号分组后，对每组信号采用局部优先编码，并对编码后输出的信号进行修正，然后通过超前加法器进行快速累加，从而得到最终结果。通过对比较器输出数字信号的分组处理，能在保障转换速度的前提下，减少使用硬件电路的数量。

关键词：局部优先编码;信号修正;超前进位累加

• 传统并行AD转换电路及缺点

图1是传统的并行AD转换电路的内部结构，主要由三个部分组成，分别是比较电路、信号锁存电路和编码电路组成。其中，比较电路负责将输入的模拟信号与分级的参考电压信号共同输入比较器进行比较，输出相应的数字信号。为方便后续编码电路对信号进行转换时有一个稳定的输入信号，比较器输出信号经过锁存器后，在时钟沿信号的作用下锁存器输出该数字信号，并为编码电路提供稳定的输入信号。编码电路对锁存器输出的信号进行优先编码，输出最终的数字结果。

对于通用的并行AD转换电路，外接的模拟电压要输入到内部每一个比较器的一个输入端，随着AD转换位数的提高，内部比较器的数量会急剧增加，这会对输入的模拟电压造成大幅度的衰减，导致实际输入到比较器输入端的模拟电压下降，系统工作不正常。……