功率MOSFET工艺仿真验证研究
2021-06-16郑莹迟辛格
电子技术与软件工程 2021年7期
郑莹 迟辛格
(沈阳理工大学 辽宁省沈阳市 110159)
1 引言
功率MOSFET 器件是新一代的电子元器件,由于具有开关速度快、耗能低、稳定性好等优点[1-2],被广泛应用在汽车电子、节能灯、开关电源以及电机驱动等领域。目前,对功率MOSFET 器件的研制主要以逆向设计为主,依赖于现有加工工艺线水平和大量的实验流片,得到满足设计要求的芯片,这样不但需要花费大量的人力、物力,成本也较为昂贵,器件的研发周期也较长。随着计算机技术的快速发展以及对于半导体器件加工工艺的深入了解[3-4],各种各样的半导体模拟仿真软件应运而生,大大提高了器件的设计开发效率。因此,仿真与实验协同设计开发功率半导体器件成为当前研发的主要趋势[5-6]。本文将利用一款半导体模拟软件对已流片的功率MOSFET 器件进行单胞结构建模和工艺模拟仿真,为下一步优化参数提供方向,也为建立功率MOSFET 器件的设计开发平台提供理论和实验依据。
2 工作原理
图1 是P 型功率MOSFET 器件的单胞结构纵向剖面示意图。整个功率MOSFET 器件是由数千个这样的单胞结构并联而成的,作为功率MOSFET 器件的基本单元,该器件的三个电极分别为栅极G、源极S 和漏极D,与普通MOS 器件相比,该器件的不同之处是漏极端位于晶圆片的衬底,这可以大大提高晶圆片表面的利用率[7]。当栅源极短接时,漏极的负电压使得P-外延层和N-体区形成的PN 结反偏,耗尽层宽度以掺杂浓度较低的P-外延层一侧为主,随着漏极负电压的增大,耗尽层宽度也增大,直至达到结发生击穿,此时对应的漏极负电压为该器件的击穿电压BVdss,其强烈依赖于较低掺杂P-外延层的厚度和掺杂,厚度越厚,掺杂浓度越低,越容易击穿;……
登录APP查看全文
