闵晶妍 陈红兵

摘要 准确、快速检测电网相位是并网变流器的关键技术，目前常用的闭环锁相技术普遍存在动态延时长、滤波算法复杂、在电网受谐波污染时锁相精度低等问题。针对上述不足，研究了降阶滤波器及其分序机理和实现方法，在此基础上，研究了基于降阶滤波器的锁相方法，并整定了环路滤波器的参数。实验结果表明，所研究的锁相技术在电网电压跳变的情况下，相位检测没有暂态过程，锁相精度不受电压幅值突变的影响;在电网中存在3次谐波电压时，锁相精度提高了21%;频率跳变不影响锁相过程和锁相精度，但是暂态过程约为20 ms，同时该锁相环还能检测单相电网的相位，较好地克服了常用的闭环锁相技术存在的问题。

关 键 词 降阶滤波器;分序算法;环路滤波器

中图分类号 TM46     文献标志码 A

Abstract The accuracy and rapidly detecting the phase of a grid is a key technology for grid-connected converters. There were some disadvantages in the common close loop PLL， such as a long dynamic response， complicated filter algorithms and low accuracy of the phase locked under distorted utility conditions. According to the above-mentioned disadvantages， the decomposing sequence method based on a reduce order filter， decomposing sequence mechanism and realization way have been analyzed. On that basis， the locked phase method based reduce order filter have been investigated. Parameters of the loop filter have been tuned. Lastly， the studied phase-locked technology has no transient response when the grid voltage dipped; Locked phase accuracy has been enhanced by 21% when the grid voltage component composes of the 3th harmonic wave voltage; The grid frequency fluctuation has no influence on locked phase accuracy and process， but there was a transient process of the 20ms. the investigated phase-locked technology can detect the phase of single-phase grid. The method has overcome the disadvantages of the common close loop PLL.

Key words reduce order filter; decompose sequence algorithm; loop filter

0 引言

准确、快速检测电网相位是并网变流器的关键技术。相位检测系统性能的优劣不仅关系到并网变流器的正常运行[1]，而且还影响新能源电力系统的安全稳定[2]。因此，研究相位检测技术既有工程价值，也有学术意义。目前，相位检测技术分为2大类，即开环锁相技术和闭环锁相技术。

开环锁相技术没有调节过程，锁相过程短，这是开环锁相技术的优点。但是，对于电压严重畸变的电网，该方法不适合。闭环锁相技术稳态性能好、电网适应性能强，是当前研究、应用的主流技术。闭环锁相技术是运用反馈控制原理检测电网的频率和相位，它具备良好的幅值、相位和频率自适应能力。常见的闭环锁相技术多为基于同步旋转坐标系的锁相环（SRF-PLL）[3]。为了消除不对称电压分量对SRF-PLL的干扰，在锁相环中引入低通滤波器，虽然低通滤波器降低了负序电压分量对锁相精度的影响，但是也降低了PLL的暂态响应速度[4]。因此，文献[5-6]提出用滑动平均滤波（MAF）代替低通滤波器，以此提升锁相环的动态性能。文献[7]采用解耦思想将负序和正序分离，产生了双同步坐标系锁相环（DSRF-PLL）。在此基础上，进一步衍生出能同时消除多个高次谐波影响的多解耦PLL。此后，相继出现了基于二阶广义积分器的PLL[8]、基于自适应滤波器的PLL[9]等多种锁相技术。上述锁相技术采用低通滤波器或较复杂的滤波算法来降低负序分量或谐波分量的不良影响。如低通滤波器和二阶广义积分器的窄带宽显著影响了锁相环的动态性能。如当电压幅值变化时，锁相过程长达2个基波周期;特别在频率突变时，暂态过程更长，高达4个基波周期;当电网中存在谐波时，锁相精度低。为了克服上述不足，本文研究了基于降阶滤波器分序算法的锁相技术。

下文将依次研究基于降阶滤波器的分序算法、锁相环的参数整定方法和性能。

1 基于降阶滤波器的分序算法

本文研究的锁相环，其框图如图1所示，三相电网电压[uabc]经过Clarke变换，得到电压分量[uα]和[uβ]，电压分量[uα]和[uβ]经过分序算法处理，得到电压的正序分量[u+αβ]，正序电压分量经过Park变换，得到dq坐标系下的电压分量[u+q]，用环路滤波器处理电压分量[u+q]，再加上频率的前饋量，得到电网频率的估计值[ω0]，对频率积分，得到电网相位[θ]。将[ω0]送入分序算法，使分序算法的频率跟随电网频率变化，从而提高了分序精度。

本文采用降阶滤波器实现分序，降阶滤波器具备如下特征：在基波频率[ω0]处，分序滤波器的幅频特性为1，相频特性为0;在其他频率处，幅频特性为0（迅速衰减为0或0以下）。文献[10]研究表明，转折频率为[ωc]的降阶滤波器满足上述特性。[ωc]既决定降阶滤波器的带宽，也影响它的动态特性。综合考虑滤波效果及其动态特性，文中[ωc]取314. 16 rad/s（电网额定频率），分序算法如式（1）所示。

将锁相环的参数归一化之后，再根据式（5）整定环路滤波器的参数（即[kp=120]，[ki=800]）。将参数代入式（4），锁相环的开环频率特性如图4所示。从图4可知，锁相环在200 Hz处的增益为-24 dB，表明对5次和5次以上的谐波（电网电压的最大谐波分量是5次谐波）具有非常强的衰减作用。

3 实验研究

本文分别研究了电网电压幅值突变、频率突变、电压波形畸变和电网单相运行等4种工况的锁相效果，具体效果如下。

当电压幅值突降为原值的80%时，实验结果如图5所示。实验结果表明，电压幅值突变不影响锁相过程和锁相精度，在此工况下，相位检测没有暂态过程，锁相精度也不受幅值突变的影响。

当C相电压畸变（含3次谐波）时，实验结果如图6所示。经过分析和计算，锁相精度提高了21%，由此说明，在电网电压畸变时，本文研究的锁相技术仍然满足快速性、锁相精度的要求。

当电网频率由50 Hz突变为52 Hz时，锁相环检测的频率[ω0]跟随电网频率变化，使分序算法能精确分离出电压正序分量，根据正序分量检测电网相位。虽然频率突变不影响锁相过程和锁相精度，但是，检测频率有一个暂态过程，暂态时长约为20 ms，如图7所示。

当用于检测单相电网的相位时，其检测结果如图8所示。实验结果表明，即使单相电网电压的幅值突变，也不影响锁相精度，并且相位检测没有暂态过程，这一特点与工况一类似。

4 结论

快速、准确检测电网相位是并网设备的关键技术，为此，本文研究了一种基于频率自适应降阶滤波器的锁相技术。研究结果表明本文所研究的锁相方法提高了相位、频率检测精度，缩短了锁相暂态过程。尤其针对频率和幅值突变的工况，该锁相法有效解决了SRF-PLL锁相环的延时和电压波形畸变导致闭环锁相精度低的问题。

参考文献：

[1]    熊凌飞，韩民晓，姚蜀军. 锁相环对多端柔性直流稳定性作用分析及参数选择研究[J]. 电工技术学报，2015，30（16）：203-212.

[2]    曾正，赵荣祥，汤胜清，等. 可再生能源分散接入用先进并网逆变器研究综述[J]. 中国电机工程学报，2013，33（24）：1-12.

[3]    杜雄，刘延东，王国宁，等. 采用正弦幅值积分器的单同步参考坐标系同步信号检测方法[J]. 电工技术学报，2015，30（8）：167-175.

[4]    LEE K J，LEE J P，SHIN D，et al. A novel grid synchronization PLL method based on adaptive low-pass notch filter for grid-connected PCS[J]. IEEE Transactions on Industrial Electronics，2014，61（1）：292-301.

[5]    GOLESTAN S，FREIJEDO F D，GUERRERO J M. A systematic approach to design high-order phase-locked loops[J]. IEEE Transactions on Power Electronics，2015，30（6）：2885-2890.

[6]    GOLESTAN S，FREIJEDO F D，VIDAL A，et al. A quasi-type-1 phase-locked loop structure[J]. IEEE Transactions on Power Electronics，2014，29（12）：6264-6270.

[7]    RODRIGUEZ P，POU J，BERGAS J，et al. Decoupled double synchronous reference frame PLL for power converters control[J]. IEEE Transactions on Power Electronics，2007，22（2）：584-592.

[8]    辛振，赵仁德，陈晨，等. 基于双二阶广义积分器-锁频环的异步电机同步角频率估计方法[J]. 中国电机工程学报，2014，34（27）：4676-4682.

[9]    孙士杰，闫海城. 基于新型二阶广义积分器的单相锁相环设计[J]. 电力电子技术，2017，51（3）：111-113.

[10]  GUO X Q，WU W Y，CHEN Z. Multiple-complex coefficient-filter-based phase-locked loop and synchronization technique for three-phase grid-interfaced converters in distributed utility networks[J]. IEEE Transactions on Industrial Electronics，2011，58（4）：1194-1204.

[11]  陳红兵，闵晶妍. 基于正交信号发生器的单相锁相环的研究[J]. 电力电子技术，2014，48（11）：23-25.