(1.中国科学院大学 计算机科学与技术学院，北京 1000492.中国科学院光电技术研究所，成都 610209 )

0 引言

为了满足不断增长的性能和功率需求，FPGA制造技术流程需不断演变，采用先进的工艺节点制造，这使得FPGA组件尺寸不断缩小形成高逻辑密度器件。在这么小的几何结构器件中，太空环境单个辐射粒子撞击器件所引发的单粒子翻转(single error upset，SEU)效应已不限于单比特翻转(single bit upset，SEU)事件，单粒子撞击甚至会导致存储器阵列的多个相邻位的翻转，即多比特翻转(multiple bit upset，MBU)事件[1]。器件物理尺寸的减小还会导致电源和阈值电压的比例下降[2]，导致FPGA器件受太空辐射影响的概率不断增大，进一步导致FPGA存储单元发生SEU的概率增加。

FPGA的存储资源主要有配置存储器和用户设计中的存储单元组如：BRAM、DRAM、触发器等构成。BRAM作为FPGA的第二大内存，提供了大量的高容量存储单元用于存储用户设计状态，实现FPGA内部数据的随机存储。一旦BRAM发生翻转故障，会导致FPGA逻辑电路发生异常，严重时甚至会导致电路失效。因此本文主要针对BRAM进行抗SEU防护。

1 FPGA的MBU事件

FPGA缓解SEU的防护可从工艺、版图设计和系统设计等不同层面进行，但工艺和版图设计代价昂贵且设计周期较长，目前的抗辐射加固主要是在系统设计层面上进行。缓解SEU最常用的系统容错方案是采用具有单比特纠错和双比特检错(SEC-DED)的汉明码技术。但是，随着制造工艺节点的减小使得太空辐射环境中FPGA的MBU成为高发事件。在采用的 45 纳米技术中， MBU 事件占FPGA软错误的概率高达48.28%[1]，而且对于更小的技术节点，该比率也相对变高[3]。……