（江苏长电科技股份有限公司研发中心，江苏无锡 214432）

1 引言

近年来随着手持式电子设备的普及，电子设备制造商对设备内部空间利用率要求越来越高，这一需求推动着芯片封装朝越来越小型化、薄型化、高集成度方向发展。芯片埋入式封装（Embedded Chip Package，ECP）技术作为解决方案之一受到青睐。芯片埋入式封装可以使常规基板（Substrate）封装表面平铺式的贴装方式转而埋入下层基板内部，形成内外部的3D 结构，芯片不再占用基板表面积，可节省约30%的封装总面积。芯片埋入技术的设计意图是提升封装的集成度，缩小封装体积，缩短信号传输距离。伴随着市场需求的提升，对芯片埋入式封装工程问题的研究也逐渐增多。

芯片封装界面在热载荷作用下的分层失效一直是封装可靠性研究的重点问题。REN 等采用扫描电镜实验和内聚力模型仿真的方法，研究了高密度三维堆叠封装芯片之间不连续裂纹桥的复杂应力状态，并模拟了损伤起始和演化过程[1]。TAY 等通过显微镜观察了在热载荷作用下透明塑封QFN 封装形式分层的产生和扩展特征，并在有限元模型中模拟估算了界面断裂能量[2]。李晓培等对芯片埋入式封装中芯片/粘结胶界面的分层位置和界面损伤扩展问题展开了研究，并分析了芯片数量、芯片厚度、粘结胶杨氏模量等因子对分层失效的影响[3]。徐林等在塑料球栅阵列封装PBGA 的可靠性分析中引入内聚力模型（Cohesive Zone Model,CZM），对热循环作用下的SnAgCu 焊点/IMC 界面的脱层应力应变情况进行了研究，对各个界面分阶段研究了界面损伤情况[4]。……