刘德方，王先超，陈秀明，赵 佳

（阜阳师范大学 计算机与信息工程学院，安徽 阜阳236037）

抢答器在各种竞赛场合被广泛应用，比如：知识竞赛或智力竞赛。目前，其设计方案基本上有两种：一种是用单片机作为主控制器；另一种是用规模较小的数字逻辑芯片设计实现。前者比较灵活，其缺点是若抢答组数多，会有I/O 口不够用的问题[1]；后者设计思路简单，但电路可靠性低，而且实现起来难度较大。由于EDA（electronic design automation）技术的飞速发展，以计算机为平台，用EDA 软件为开发工具，借助大规模可编程逻辑器件FPGA（field programmable gate array）芯 片EP2C35F672C8 为实现载体，可以完成以软件方式设计八人四组抢答器硬件电路，并且可以向小型化，速度快，功耗低，便于携带方向发展[2-4]。

利用EDA 技术，采用自顶向下的设计方法，在集成开发环境QUARTUSII9.0 下，利用VHDL（very-high-speed integrated circuit hardware description language）程序设计并生成各个逻辑模块，即各模块的逻辑符号图，最后将各逻辑符号图级联实现基于FPGA 芯片EP2C35F672C8 的多路抢答器。该抢答器可以执行八人四组参赛选手的同时抢答，针对每位参赛选手，设置一个开关按键，以供抢答使用。抢答使能信号由裁判员设置（即授权），当抢答使能信号有效时（高电平），允许抢答。同时设置倒计时信号，当倒计时信号为高电平时，进行20 秒倒计时；为低电平时，倒计时单元被关闭。复位后，裁判员授权抢答允许信号，抢答者开始抢答，同时倒计时单元进行20 s 计时，参赛者们按下抢答开关按键，抢答器能判断出第一抢答者（将抢答允许信号清零）并显示该组组号，同时使得其他组参赛者的抢答按键无效。……