黄春跃，赵胜军，梁 颖，匡 兵，唐香琼

(1. 桂林电子科技大学机电工程学院 桂林 541004；2. 成都航空职业技术学院电子工程系 成都 610021)

电子产品的微型化、轻薄化、多功能化与高可靠性的发展趋势，使得高密度和高精度的封装技术成为热点。芯片尺寸封装(chip scale package, CSP)作为一种新型的封装技术，具有体积小和封装密度高等优点[1]。CSP 封装器件在组装过程中，焊点材料会从固态变化到熔融状态，随焊接过程的进行而又冷却凝固到固体状态，这一变化会使得焊点内会产残余应力，若残余应力过大，就会引起焊点的损伤，这种损伤会导致器件的失效[2]，因此，对焊后残余应力所引起的焊点失效问题应该给予足够重视以确保焊点服役后的可靠性。国内外学者已开展了相关研究，文献[3]针对PCB 组装板级组件焊点焊后残余应力进行了研究，结果表明残余应力与封装体积有关；文献[4]分析了BGA 焊点结构参数对焊点焊后残余应力的影响，结果表明与PCB 同侧的焊盘直径和焊料量对残余应力影响显著；文献[5]对焊点残余应力研究的结果表明，芯片的厚度、焊点间距和焊点直径是影响残余应力的主要因素。以上研究表明，焊点形态参数的变化对残余应力影响显著，但也有一些地方研究不够充分，比如，没有具体给出对残余应力有显著影响的因素之间的影响程度大小的排序，残余应力的计算工作量大等问题尚未充分解决。灵敏度分析是解决多变量分析的方法，而BP(back propagation)神经网络能够实现多个变量之间非线性映射关系，且在焊点形态、故障诊断和焊接质量等领域被广泛应用[6-8]。……