毛宇河 伍松

摘要：在分析研究FPGA的可并行运算性质及快速高效地进行二维快速傅里叶变换的计算过程的基础上，实现了FPGA支持的32位多并行2DFFT处理器的设计与仿真研究。设计利用ouanLlsII 13.0进行分析、布线与综合，利用Modelsim SE仿真平台进行仿真测试，并将结果与MATLAB计算结果进行对比验证。结果表明：该处理器充分利用FPGA的并行性和处理能力，解决了普通2DFFT处理器的计算缓慢问题，同时具有运算速度快，结构简易且可重构性能佳等特点。

关键词：现场可编程门阵列（FPGA）;二维快速傅里叶变换（2DFFT）：并行结构

中图分类号：TP332;TN911.7DOI：10.16375/j.cnki.cn45-1395/t.2020.01.013

0引言

随着2DFFT在声学、通信、医学、图像处理等领域中的不断发展，对于数字信号处理量的需求日益增大，而对于能处理超大容量数据的二维快速傅里叶变换在硬件实现方面的发展也越来越不容小视。到目前为止，2DFFT的硬件实现方式主要以3种为主：专用集成电路（ASIC）芯片、专用数字信号处理（DSP）芯片和现场可编程门阵列（FPGA）芯片。最初为满足计算的实时性，以定制高速ASIC的方式来完成FFT处理器的计算过程成为当时2DFFT硬件实现的主要方式。而随着技术发展，现今国内大多采用的则是DSP芯片技术，又由于多总线结构的加入，使DSP芯片技术的运行速度大大提高。但由于现代通信技术的兴起，DSP技术的计算速度和其他技术指标已渐渐无法满足工程师们的要求，于是FPGA技术应运而生。FPGA将DsP和ASCI的优点集聚一身，具有高速度、高精度、低功耗、成本低、开发周期短的特点，并且其资源富裕，拥有高强的可配置性，并行结构和流水线结构都易于在其芯片上进行实现，成为了高速实现2DFFT算法的不二选择。……