刘红兵

（湖南铁道职业技术学院，湖南株洲，412001）

1 体系架构

所提到的SAR ADC由一个MUX、一个采样保持电路、一个比较器、一个数模转换器（DAC）、SAR和控制逻辑电路。MUX由SEL [3:0]信号控制以灵活选择8个通道的输入信号。单位增益缓冲器紧随其后以保证输入信号足够增益和电流驱动力。

1.1 最佳电源电压

图1 (a)ADC体系结构

图1 (b)转换波形

对于减小数字电路的功耗来说，降低供电电压是一个有效的策略。然而在噪声、错配、有限开关电阻和失真存在条件下，模拟电路的功耗随着减小的供电电压倾向于增加。合计最宜供电电压出现在800 mV时。但是在加偏压时，堆叠的pMOS和nMOS二级管结构频繁出现。很难保持所有的MOS运行在饱和区域。类似的，模拟传输开关的电导系数在低电压供电时大幅减少并引起信号失真。

考虑到上述所有因数，1.8V电压被选择作为SAR ADC的电源供应以保证线路可靠性并降低ADC的功耗。

1.2 转换计划

图2 运算放大器

单通道12位ADC的转换计划如1(b)所示。1个转换需要14个时钟周期。ADCEN启用后，ADC开始在第一个时钟周期采样。采样过程中，一个单位增益缓冲器被用来给CHOLD电容器充电。采样后，充电线路关闭，电荷被CHOLD保持以用于转换。ADC在第2时钟周期到第13时钟周期内将模拟信号转换为数字信号。在第14时钟周期内，转换结束(EOC)信号频率很高，转换后的数据被发送到锁存器。系统可以根据EOC信号阅读转换结果。在第15个时钟周期时，ADC进入另外一个转换。

2 电路设计与分析

2.1 运算放大器

为采样到全范围输入信号，一个带有轨到轨输入电压范围的运算放大器(OP)被用来作为单位增益缓冲器。……