熊 昕， 赖国明

(1.广州番禺职业技术学院 现代教育技术与信息中心，广州 511483; 2.惠州学院 信息科学技术学院，广东 惠州 516007)

0 引 言

片上系统SoC是指在单个芯片上集成了专用处理器、通用处理器、DSP、共享内存块、专用内存块、I/O部件等多个IP核的复杂系统，具有更强大的功能、更低的成本、更小的产品体积、更好的可靠性和更灵活的配置，从而成为新一代应用电子技术的核心。片上系统SoC为集成电路技术的应用和集成电路产业发展提供了广阔市场和全新的发展机遇，是当今大规模集成电路(VLSI)技术的主要发展趋势和发展主流[1]。

高端的SoC片内互连的处理核数量很多，例如Intel实验室已经有80核心的SoC,片内的通信就会成为SoC的主要性能瓶颈，如何解决其高通信需求是当前高端SoC面临的迫切问题，片上网络NoC为解决SoC的通信问题提供了新的有效途径。网络拓扑结构中处理核的相对位置以及其连接方式极大地影响着片上网络的时延、功耗等性能指标[2]。网络拓扑结构是网络路由算法设计、缓冲区分配、容错处理等的其他后继相关研究的前提和基础。由于SoC主要是面向特定应用或者少数应用类的，一旦应用通信特征图确定，其所需要的节点间的通信带宽和时延限制就基本确定，因此，片上网络的设计必须利用特定应用的通信特征来定制片上网络的拓扑,才能设计出符合特定应用通信特征需求的优化片上网络[3]。近年来，特定应用的拓扑优化得到了许多研究人员的深入研究，Srinivasan等[4]提出了一种基于整数线性规划的拓扑综合方法，Murali[5]介绍一种定制可靠和高效的片上网络拓扑结构方法。……