张晓帆，徐守利，郎秀兰，李晓东



P波段1200W脉冲功率LDMOSFET研制

张晓帆，徐守利，郎秀兰，李晓东

（中国电子科技集团公司第十三研究所，河北石家庄 050051）

基于自主开发的LDMOS工艺平台，研制了一款P波段大功率LDMOSFET器件，并设计了器件的外匹配电路。该器件工作电压50 V，在工作脉宽1 ms、占空比10%的工作条件下，在380~480 MHz带宽内实现宽带输出功率大于1200 W，功率增益大于18 dB，漏极效率大于50%，抗驻波能力大于5:1，表现出了良好的RF性能，实现了国产P波段LDMOS器件1200 W的突破。

P波段；脉冲功率；LDMOSFET；巴伦；推挽；内匹配

硅脉冲功率横向双扩散金属氧化物半导体场效应晶体管（LDMOSFET）相比传统硅BJT功率晶体管来说具有高增益、高线性、较强的抗烧毁和过驱动能力以及易于并联大功率输出的特点[1-2]，使之在3.8 GHz以下射频功率放大器领域成为替代硅BJT功率晶体管的核心器件，并且因其材料成本低和器件制造工艺技术成熟成为GaN微波功率器件强有力的竞争对手。特别在1000 MHz以下，由于功率LDMOSFET优异的性能，低廉的价格，成熟的制造技术，目前占主导地位。

脉冲功率LDMOSFET器件经过数十年的发展已达到较高水平，国外已开发出第八代产品，在VHF频段单器件最高输出功率达1400 W[3]，工作频率最高已经达到3.8 GHz，国外器件在移动通讯基站等民用领域处于垄断地位。国内微波功率LDMOSFET器件处于研制阶段，受电子装备需求的牵引，研制了P波段36 V工作的420 W和350 W等产品，并实现了批量工程化应用。但随着装备的小型化要求越来越高，对国产千瓦级器件提出了迫切要求，亟需工作电压50 V、输出功率千瓦以上的器件，但国内尚未见P波段输出功率大于1200 W的LDMOSFET器件的研制报道。基于此，本文依托自主开发的LDMOS工艺平台，进行P波段输出功率大于1200 W的LDMOSFET器件的研制，以满足装备小型化的需要。本文研制的器件功率大于1200 W的同时，保持了P波段50 V工作的LDMOS器件的增益和效率水平，综合指标国内领先，实现了国产P波段LDMOS器件1200 W的突破，且具有工程化应用能力。此外，本文还详细介绍了器件的内外匹配电路设计过程。

1 器件设计

射频功率LDMOS器件的输出功率o为：

式中：ds为工作电压；Dsat为饱和压降；D为漏极电流；D为漏极效率。从式（1）中可以看出，要提高器件的功率，需要提高工作电压和电流，减小饱和压降以及提高效率。而高工作电压要求器件芯片具有更高的击穿电压，击穿电压至少大于2倍的工作电压才能保证器件可靠工作，但击穿电压的提高会增大饱和压降，降低效率，需要综合考虑各参数。

为了实现单器件千瓦级功率输出，器件选择50 V高压工作，为此自主开发了50 V的LDMOS工艺平台，平台采用扩散通源、硅化物合金栅、屏蔽栅场板和多层金属布线等工艺，通过优化LDD区长度及多层场板技术，研制成功了击穿电压大于110 V，功率密度达到10 W/cm的芯片。

根据公式（1），提高器件的输出功率，除了工作电压外，另外一个重要因素就是工作电流，而工作电流D由公式（2）决定[5]：

式中：0为沟道载流子迁移率；ox为栅氧单位面积电容；gs为栅源电压；T为阈值电压；为器件总栅宽；为器件沟道长度。从公式（2）中可以看出，工艺确定后，器件电流主要取决于器件总栅宽。

综合1200 W的功率输出要求，以及器件稳定性、多芯片合成相位一致性、散热、合成损耗及宽带工作等因素，根据10 W/cm的功率密度，进行功率冗余20%的余量进行设计，确定了器件总栅宽，器件采用8芯片合成，单芯片面积3 mm×3 mm。图1为芯片照片。

图1 器件管芯

1.2 器件结构设计

基里尔告诉记者，BPC希望满足各国的市场需求，对于中国能否继续保持100美元/吨的差价，市场没有更多的利好信息。他说：“我看到很多市场大出口商尚在调整销售方向，就是因为这个差距太大了，所以大家都在关注巴西市场。我们觉得，中国与BPC之间的新价格将会对中国市场和国际市场带来一些新的推进。”目前来看，包括加拿大在内的一些大供应商的供给压力很大。基里尔希望与中国尽快达成大合同价格共识，给予中国市场一定数量的保障。

器件要求1200 W以上的输出功率，需要较大的总栅宽，导致器件阻抗较低，对器件的阻抗匹配提出了很高的要求，同时大输出功率要求器件具有良好的散热能力。基于上述要求，器件采用8芯片推挽合成，器件每侧具有4个参数一致的芯片，两侧共8个芯片烧结于双腔体管壳，形成平衡推挽结构，为了提升器件阻抗便于外电路匹配，同时在各芯片之间较好地进行功率分配，器件输入端采取“T”型输入预匹配网络。

千瓦级输出功率对器件散热提出了极高的要求，为了降低热阻，提升散热能力，器件采用高热导率的材料制作的管壳，同时增大单芯片面积，8个芯片布满管壳腔体，另外对芯片厚度进行了减薄，有效地降低了器件热阻，提升了散热能力。

1.3 器件内匹配设计

器件输出阻抗高于输入阻抗，经ADS仿真，在中心工作频率点，器件单侧输入阻抗实部约0.4 Ω，输出阻抗实部约1.3 Ω，输入阻抗过低，如果不加预匹配，宽带匹配很难实现，同时为了实现千瓦功率输出，采用多芯片合成，需要在各芯片之间实现功率均分，为此，器件采用输入“T”型内匹配网络，电路结构原理图见图2，“T”型网络电路图见图3，其输出阻抗较高，且管壳空间有限，输出不进行预匹配。

图2 器件输入内匹配电路原理图

图3 器件输入电路图

LDMOS芯片的输入阻抗可等效为电阻和电容，图3中Cin和Rin为由器件芯片输入阻抗等效的电阻和电容，加入“T”型网络后，“T”型网络中L2可分为两部分：L20和L21，通过调整电感量，L21可以将芯片阻抗的容抗部分抵消掉，此时器件输入等效电路见图4。

图4 L21抵消Cin后的器件输入电路图

器件输入阻抗为[6]：

（4）

式（2）中，当1=20时，器件输入阻抗为：

从公式（3）中可以看出，设计时，选取合适的1、2及，器件的输入阻抗虚部消除，实部由in变换至，调整2和的大小可以实现不同的阻抗变比，但是高阻抗变比和宽带宽是一对矛盾，需要结合外匹配电路进行平衡和折中，出于兼顾带宽的考虑，一般“T”型网络的阻抗变比控制在3倍左右，在实现时，电容C采用MOS电容，结合计算、使用ADS仿真和测试数据，本文研制的器件容值控制在200~300 pF，电感L1和L2通过键合金丝实现，通过改变键合线数量和弧度来调整电感量的大小，图5为装配好的器件照片。

图5 器件照片

Fig.5 The graph of the device

2 外匹配电路设计

由于工作波长较长，无法直接通过预匹配网络将器件匹配至50 Ω，预匹配后的器件需通过外电路将输入、输出端匹配至50 Ω。电路采用推挽结构，推挽电路能有效提升器件阻抗，同时也可以获得优良的偶次谐波抑制比。输入、输出电路采用巴伦（Balun）实现平衡推挽结构，同时巴伦还参与阻抗匹配，见图6。通过适当优化选取巴伦电缆长度和特性阻抗，在一定带宽内可以实现一定的阻抗变比。通过仿真优化，兼顾带宽性能和阻抗变比，本文输入、输出均采用特性阻抗25 Ω的半刚性电缆，长度50 mm，见图6。在输入端，通过巴伦可将50 Ω端口阻抗变换至推挽结构下实部24 Ω，对应单侧12 Ω，见图7。每侧再通过微带-电容匹配网络将12 Ω的阻抗匹配至器件的输入阻抗，见图8，输出端匹配过程相同。

图6 巴伦仿真图

图7 巴伦仿真结果

图8 外匹配电路原理图[7]

3 电路调试及测试结果

通过仿真选定巴伦后，50 Ω端口经巴伦变换后阻抗约为12 Ω，需要通过电容带线网络匹配至器件的输入、输出阻抗，此时改变电容位置时，相当于带线的长度也同时发生了变化，当器件阻抗低时，电容位置对电路影响非常大，通过仿真给出大致方向的同时需要精心、细致地调试，特别是调试靠近器件引线的电容时，需要格外小心。此外，由于器件输出功率大，初始调试，电路失配会造成器件结温过高，需先在窄脉冲、小占空比下，逐步增加工作电压进行调试。调试好的测试电路见图9。

图9 器件测试电路

在工作电压50 V、工作脉宽1 ms、占空比10%的条件下进行了测试，380~480 MHz带宽内，输出功率1220~1320 W，带内功率分布见图10，增益大于18 dB，效率52.1%~55.4%，带内分布见图11。进行了抗输出失配能力测试，器件能通过5:1驻波，抗驻波能力良好。对器件进行了红外结温测试，峰值结温120℃，热性能良好，见图12。对器件进行了150℃、48 h的高温反偏、160 h的功率老炼等温度和电应力实验，试验结果表明器件可靠性良好。

图10 带内输出功率和功率增益曲线

图11 带内效率曲线

图12 器件瞬态峰值结温

4 结论

本文研制的器件功率大于1200 W，保持了P波段50 V工作的LDMOS器件的增益和效率水平，综合指标国内领先。此外还详细介绍了器件的内外匹配电路设计过程，研制的器件在380~480 MHz带宽内，带内输出功率大于1200 W，效率大于50%，抗驻波能力较强，热性能良好。实现了国内P波段LDMOSFET器件输出功率千瓦级的突破，具备工程化应用能力。

[1] DRAGON C, COSTA J, LAMEY D, et al. A silicon MOS process for integrated RF power amplifiers [C]// Microwave and Millimeter-Wave Monolithic Circuits Symposium. NY, USA: IEEE, 1996: 189-192.

[2] MA G, BURGER W, DRAGON C, et al. High efficiency LDMOS power FET for low voltage wireless communications [C]//Electron Devices Meeting, 1996. IEDM '96, International. NY, USA: IEEE, 1996: 91-94.

[3] NXP. RF power LDMOS transistors:document number: MRFE6VP61K25H. Rev. 4.1, 3/2014 product data sheet [EB/OL]. (2014-11-03) [2016-11-20]. http://www.nxp.com/ assets/documents/data/en/data-sheets/MRFE6VP61K25H.pdf.

[4] 郎秀兰, 段雪, 刘英坤, 等. P波段350W LDMOS功率管研制 [C]//全国半导体器件技术研讨会论文集. 北京:中国电子学会, 2010: 4-6.

[5] TRIVEDI M, KHANDELWAL P, SHENAI K. Performance modeling of RF power MOSFETs [J]. IEEE Trans Electron Device, 1999, 46(8): 1794-1802.

[6] 胡辉勇. 微波功率SiGe HBT关键技术研究 [D]. 西安: 西安电子科技大学, 2006: 117-118.

[7] 刘晗, 余振坤, 郑新, 等. LDMOS功率器件在雷达发射系统中应用研究与实践 [J]. 微波学报, 2010(8): 409-412.

（编辑：陈渝生）

Development of P band 1200 W pulse power LDMOSFET

ZHANG Xiaofan, XU Shouli, LANG Xiulan, LI Xiaodong

(The 13th Research Institute, China Electronic Technology Croup Co., Shijiazhuang 050051, China)

A P band high power LDMOSFET device was developed under self-developing process platform, and its output matching circuit was designed. Under operating conditions ofds= 50 V, pulse width=1 ms, pulse operation=10%，the device can deliver the output power of more than 1200 W with at least 18 dB of power gain and more than 50% of drain efficiency at the frequency band of 380－480 MHz. The anti VSWR capability of the device is above 5:1. The good RF performances are presented. The device achieves a breakthrough in the domestic LDMOSFET of 1200 W output power at P band.

P band; pulse power; LDMOSFET; Balun; push-pull; internal matching

10.14106/j.cnki.1001-2028.2017.06.015

TN386

A

1001-2028（2017）06-0075-05

2017-03-09

张晓帆

张晓帆（1983－），男，甘肃西和人，工程师，主要从事微波功率器件的研究和开发工作，E-mail: xiaofan622627@163.com 。

网络出版时间：2017-06-07 13:45

http://kns.cnki.net/kcms/detail/51.1241.TN.20170607.1345.015.html