LDMOS器件ESD防护特性分析与优化设计

2017-09-03王涛黄龙潘建华赵秋森

电子与封装 2017年8期

关键词：优化

王涛，黄龙，潘建华，赵秋森

（无锡中微晶园电子有限公司，江苏无锡214035）

LDMOS器件ESD防护特性分析与优化设计

王涛，黄龙，潘建华，赵秋森

（无锡中微晶园电子有限公司，江苏无锡214035）

LDMOS器件具有高输出功率、高增益、高线性、良好的热稳定性等优点，广泛应用于功率集成电路中，但在ESD防护过程中易发生双回滞而降低ESD鲁棒性。基于0.25 μm Bipolar-CMOSDMOS工艺，分析了LDMOS器件峰值电场的转移是发生双回滞现象并引起弱鲁棒性的主要原因，提出阳极用P+替代N+的版图改进方法。TLP测试制备的LDMOS器件显示，器件漏电流稳定维持在10-8A量级，二次失效电流大于9 A。结果表明，抑制的双回滞能有效增强鲁棒性，使其适用于高压功率集成电路的ESD防护。

LDMOS；双回滞；鲁棒性

1 引言

LDMOS器件具有高输出功率、大增益、高耐压和较低的导通电阻等优点，因而广泛应用于功率集成电路中[1]。同时，因其具有较强的耐压能力，常用作ESD防护器件[2~4]，然而，在ESD应力作用下，LDMOS器件易发生双回滞现象，导致弱的ESD鲁棒性。因双回滞导致防护器件鲁棒性降低的现象已得到不少关注[5]，但分析双回滞发生的物理机制，在保证器件的品质因子条件下提出合理的优化设计仍具有较大的工程应用价值。

本文基于0.25 μm BCD工艺制备了不同版图结构的LDMOS器件，结合TLP测试结果，分析了双回滞现象的原因及内部机理，结合现有的工艺条件，提出了合理的版图优化方案，证明了在抑制双回滞、增强ESD鲁棒性方面具有明显效果。