申曜铭，黄芝平，刘德胜，巴俊皓

（国防科学技术大学 仪器系，长沙410000）

100Gb/s线路侧光收发模块中ADC的时钟方案

申曜铭，黄芝平，刘德胜，巴俊皓

（国防科学技术大学 仪器系，长沙410000）

100G b/s线路侧光收发模块中A D C的时钟设计关键在于保证时钟的低抖动性，是光模块可靠工作的基础。介绍了100G b/s线路侧光收发模块的基本架构和工作流程，提出两种时钟方案，对比分析了两种方案的性能，对线路侧光收发模块中A D C的时钟设计具有一定参考借鉴意义。

100G b/s；线路侧光收发模块；64G S/s A D C；低抖动时钟

0 引言

当今社会的信息化程度越来越高，对信息的交互速度要求也不断提升，骨干网络容量的不断提升为此奠定了夯实的基础。随着100G技术的日益成熟，大规模商用化已经可以实现，目前实现DWDM光纤传输的关键器件之一就是100Gb/s线路侧光收发模块。本文针对100Gb/s线路侧光收发模块中核心部件采样率64GS/s ADC的时钟方案进行了介绍。

1 100Gb/s线路侧光收发模块

1.1 模块简介

100Gb/s线路侧光模块主要应用于跨海光缆、骨干网等超远距离传输系统中。其主要结构如图1所示。

100Gb/s线路侧光收发模块基于专用DSP搭建起来，一般通过FPGA进行整体控制。发送侧，电信号数据通过DSP编码后由调制器驱动输入到调制器中，在调制器中被调制到激光上从而送入光纤中传输。接收侧，接收机将接收到的光信号重新转化为电信号，然后送入DSP中进行解码及相关补偿后恢复原始电信号数据，通过DSP输出。

图1 100G线路侧光收发模块结构

1.2 高速ADC/DAC侧功能分析

在模块中，DSP不直接与调制器驱动和接收机通信。……