贺雪群

（厦门理挚半导体科技有限公司，福建　厦门　361008）

工程技术

HVNMOS 管的工艺参数分析

贺雪群

（厦门理挚半导体科技有限公司，福建厦门361008）

以测试数据分析了CMOS工艺下影响高压N管HVNMOS耐压值的几个参数。

高压N管；工艺参数；耐压值

在电路设计中，即使是低压的设计，也难免要应用到高压部分，但又不能改变工艺，在这种情况下，高压管应用而生。下面我们以HVNMOS为例子来具体分析。

在高压管中，我们就是要保证D端所加的高压经过场释放到大G端下面后小于栅穿电压。图1是一个CMOS工艺下HVNMOS的剖面图［1］，也就是在A点时，要保证VD-VG＜V栅穿。D端是一个低搀杂的N-区，与G端有一定的交叠量。总的D、S电压VDS等于两个三角形的面积之和：

图1　HVNMOS晶体管剖面图及漏端横向电场示意图

D端N-与G端交叠量，即a的大小，不可太小，也不可太大。既要考虑在有套版偏差的情况下管子能正常工作，又要尽量提高管子的工作电压。VD=VDS-V阴影，从上面两个图可以看出，如果适当缩小a的值，D端在A点的电压会降低。

影响耐压值的参数有：1）poly1gate覆盖在场氧FOX即场板的值fp；2）fp到D端高浓接触区的space，即HVNMOS剖面图上的fsd（fpspacedrain）；3）沟道长度L。

在测试中，以某工艺为例，做了一系列的图形，在其他参数不便的情况下，分别改变以上三个参数，然后测试击穿电压。具体的测试方法为：S、B、G短接并接-20V电压，D端电压从-20V到40V、步进0.2 V的加压，检测D端电流Id、b端电流Ib，s端电流Is，若出现击穿使Id、Ib任意一个突然增大的情况，停止扫描。

1）fp的改变对击穿电压的影响：W/L=40/4，m=2，fsd=3.0 um，fp分别取0.8um、1.2um、1.6um，得到的击穿图分别如图2—图4。……