毛小群

（重庆电子工程职业学院，重庆　401331）

基于FPGA的可变速率PSK数字解调器实现

毛小群

（重庆电子工程职业学院，重庆401331）

针对QPSK变速率调制数字系统，提出了一种新的基于现场可编程门阵列（FPGA）实现方法，该系统可以支持4.88 Kb/s到2Mb/s和更高的连续比特速率。设计采用混合乘法器、数控振荡器（NCO）和积分-梳状滤波器（CIC），并给出了系统中载波和信号恢复电路的设计结构，且可以移植到任何FPGA器件。提出的设计在Xilinx Virtex-5 FPGA平台进行了硬件测试。硬件实现结果显示，采用本方法实现的解调器，表现出优越的使用效率。

变速率，调制器，比特速率，现场可编程门阵列

0　引言

随着全球范围内个人通信需求的不断增长，卫星通信的使用规模也不断增大。相移键控（PSK）因为其较好的抗噪能力（即使在低Eb/N0的情况下，相比其他方法它有更低的误码率）和再生能力，可以维持较高的服务通信质量（QoS），成为在卫星通讯中最常用的数字调制技术。

先进的卫星间通信必须支持不同速率，以满足用户对更大带宽的声音、视频和数据通信的需求。解调器在任何航空和地面通信接收器中都是一个关键的部分，用来从调制信号中获得需求的基带数据。为了实现速率达到2Mb/s或者更高的数字解调器，可以使用FPGA来实现可变速率的解调器。

文献［1］提出了一种QPSK数字解调器，通过调整解调器电路结构，来完成QAM调制方式的解调工作；文献［2］则提出了无需改变电路结构的数字解调器，就能够完成QPSK及8PSK解调工作；文献［3］提出了一种采用并行结构的高速数字解调器，这3种解调器都是基于对固定速率，且速率低于2Mb/s的情况。……