曾云 邱玉松　张锋　夏宇

摘要：基于55 nm CMOS工艺设计并制造了一款小数分频锁相环低相噪10 GHz扩频时钟发生器（SSCG）. 该SSCG采用带有开关电容阵列的压控振荡器实现宽频和低增益，利用3阶MASHΔΣ调制技术对电路噪声整形降低带内噪声，使用三角波调制改变分频系数使扩频时钟达到5 000×10-6.测试结果表明：时钟发生器的中心工作频率为10 GHz，扩频模式下峰值降落达到16.46 dB；在1 MHz频偏处的相位噪声为-106.93 dBc/Hz.芯片面积为0.7 mm×0.7 mm，采用1.2 V的电源供电，核心电路功耗为17.4 mW.

关键词：扩频时钟发生器；锁相环；ΔΣ调制器；相位噪声

中图分类号：TN432， TN74 文献标识码：A

文章编号：1674-2974（2016）02-0109-06

当前，随着半导体工艺的不断发展，电子产品工作频率越来越高，高频信号的辐射也越来越强，芯片间的电磁干扰（EMI）变成了一个不容忽视的问题[1-2].在无线通信系统中，当数据处理与传输的速率达到Gbps的水平时，电路辐射产生的噪声大小直接决定了传输数据信号的优劣.为了抑制EMI对传输通道、设备及系统性能的影响，传统上使用金属屏蔽盒以及RCL无源器件的滤波来实现，但随着电路系统的复杂度和集成度不断提高，上述方法已很难达到目的，而基于锁相环的扩频时钟技术（SSCG）[3-7] 作为有效的低成本片内解决方案正在迅速发展中，它通过将信号能量扩展到一个较宽的范围内，有效地减小峰值和谐波的功率，从而从信号的源头减小了EMI，降低了系统产品的设计难度.

近年来，国内外提出了多种不同的扩频时钟电路抑制EMI.Hsieh等采用的VCO直接调制方式需要极大的滤波电容，会增加电路的功耗和面积[3]；……