韩剑辉++葛++威

摘 要：为降低硬件资源占用提高滤波速度，介绍了一种改进的位级中值滤波设计，并且运用改进的位级中值滤波设计构造一个3x3模板改进型位级中值滤波器，应用于降低灰度图像的椒盐噪声.着重介绍改进后位级中值滤波的中间值计算逻辑电路的简化设计及相应求大多值计算模块的改进.整个设计均在FPGA和Modelsim SE 10. la软件仿真的基础上实现验证.实验数据比较证明改进型位级中值滤波大幅度降低硬件资源占用，且在一个时钟周期内快速的完成一次位级中值滤波并输出结果.

关键词：中值滤波；椒盐噪声；FPGA；Modelsim

DOI：IO.15938/j.jhust.2015.03.007

中图分类号：TP39

文献标志码：A

文章编号：1007-2683 （2015）03-0035-05

O 引 言

在图像采集和生成的过程中被引入噪声，而中值滤波依靠本身的非线性特点在图像预处理方面被广泛运用.但是大多数中值滤波算法如加权中值滤波等，在软件实现时需要运用多次的排序，使得程序很繁杂，不仅在硬件实现时需要占用大量的硬件资源，而且消耗较长的时间影响滤波速度.而位级中值滤波充分发挥Verilog HDL硬件描述语言优点，构造特定的逻辑电路占用相对较少的硬件资源，在极短的时间内快速完成滤波，不论是硬件资源占用，还是滤波速度，位级中值滤波都优于需要排序的中值滤波算法.文已提出了一种位级中值滤波的电路结构，但该电路结构仍有改进的空间，为此，本文给出一种改进型位级中值滤波的电路设计.

1 位级中值滤波原理

整个位级中值……