徐太龙，王洪海，高先和，史　俊，胡学友

（1.合肥学院 电子信息与电气工程系；2.安徽三联学院 电子电气工程学院,安徽合肥230601）

用于3D-IC芯片间时钟同步电路的改进型SAR的设计

徐太龙1，王洪海2，高先和1，史俊1，胡学友1

（1.合肥学院 电子信息与电气工程系；2.安徽三联学院 电子电气工程学院,安徽合肥230601）

摘要：针对三维集成电路芯片间时钟同步电路的要求,设计一种用于全数字延时锁定环的改进型逐次逼近寄存器,以消除由于硅通孔延时波动引起的时钟偏差.采用TSMC 65 nm CMOS工艺标准单元实现改进型逐次逼近寄存器控制器,仿真结果表明其在250MHz～2GHz的频率范围内能有效地消除硅通孔延时波动引起的时钟偏差.

关键词：三维集成电路；时钟同步；硅通孔；逐次逼近寄存器；延时锁定环

随着半导体工艺水平和集成电路设计技术的进步,系统芯片（System-on-a-chiP即SoC）已经发展到三维集成阶段［1］.在三维集成电路（Three dimensiona1 integrated circuit即3D-IC）方案中,通过硅通孔（Through Si1icon Via即TSV）实现垂直堆叠芯片间的互联技术因具有系统速度高的特点而被广泛研究［2-3］.然而,由于芯片制造过程中的瑕疵,不同硅通孔之间的传播延时存在较大的波动,因此,当硅通孔用于芯片间的时钟分布时,需要考虑其延时波动对时钟同步电路的影响［3-5］.

在高速系统芯片中,必须仔细设计全局时钟的时钟树和时钟网络布线以使模块间的时钟偏差最小.通常使用延时锁定环（De1ay-1ocked 1ooP即DLL）来消除局部时钟和全局时钟之间的时钟偏差.与模拟延时锁定环相比,全数字延时……