陆原，汪周玮，郭素兵

（河北大学电子与信息工程学院，河北保定071002）

具有抗谐波干扰的三相数字锁相环设计与仿真

陆原，汪周玮，郭素兵

（河北大学电子与信息工程学院，河北保定071002）

在光伏或风能的三相有源逆变过程中，获取三相电网实时基波相位是非常重要的。针对当电网出现三相电压不平衡或较强的高次谐波干扰的情况，给出了一种具有抗谐波干扰的三相数字锁相环设计方案，并对方案的工作原理做了说明。最后，利用Matlab/Simulink对该三相数字锁相环在各种条件下做了对比分析，证明了基于多二阶广义积分器三相数字锁相环设计方案可以消除各次谐波的影响，使三相锁相环获得良好的跟踪基波相位的效果。该方案可以移植到FPGA中，构成全硬件集成锁相环；也可以移植到DSP中，构成全软件锁相环。

二阶广义积分器；三相鉴相器；数字锁相环；设计与仿真

无论是光伏还是风能，在三相有源逆变过程中，获取三相电网实时基波相位是非常重要的。锁相环PLL（phase-locked loop）是一种能使输出信号与输入信号在相位和频率上保持同步的自动闭环控制系统，可用于电力电子设备的控制过程，跟踪电网相位。被广泛应用的单同步坐标系的软件锁相环（SRF-SPLL）［1-3］，在电网电压对称、理想的情况下，通过设计锁相环的控制参数，可以获得良好的动态特性，即使电网电压含有高次谐波，由于系统本身有2个等效积分环节，对高频分量有较强的抑制作用。当电网出现瞬时故障而出现三相不平衡时，或出现较强的高次谐波时，单同步坐标系锁相环会使相位误差增大以致不能准确跟踪三相电网实时基波相位。……