吕 楠， 史 峥， 罗凯升， 耿 臻

(浙江大学 超大规模集成电路设计研究所，浙江 杭州 310027)

0 引 言

近几年间，半导体主流制造技术从90，65 nm转移到40，28 nm及以下，这意味着更小的特征尺寸(critical dimension,CD)需要更先进的制造工艺和更精确的制造流程，因此，要尽一切可能减少误差和制造成本。

当集成电路制造工艺在0.18μm以下时，其特征尺寸也相应地随之减小。由于此时用于光刻的光源波长为193nm，会产生干涉、衍射等现象，使得光刻图形质量产生严重下降，与掩模图形存在较大误差，比如出现拐角圆化、线端缩短等现象，将其称为光学邻近效应(optical proximity effect,OPE)。最终导致的后果是使芯片性能得不到保证，并影响产品的成品率。为此，业内提出了若干改进分辨率的方法，即所谓的分辨率增强技术[1](resolution enhancement technique,RET)，比如应用掩模补偿技术，其中一种为相移掩模[2,3](phase-shift mask,PSM)，即在原有掩模基础上添加一层相位转移模。其他重要的技术还有光学邻近校正(optical proximity correction,OPC)技术、离轴照明(off axis illumination,OAI)技术[4]、反向光刻技术[5](inverse lithography technology,ILT)等。上述技术的使用，能够使芯片减小由光学邻近效应造成的影响，达到缩小尺寸，提高成品率的目的[6]。

目前应用最广的分辨率增强技术为OPC技术[7]，其主要原理是对掩模图形进行修正进而达到补偿由于衍射等其他光学因素带来失真的目的。在同样的制造环境下，通过OPC技术，可以使光刻机制造出拥有更小特征尺寸的集成电路芯片。为更好地估算出晶圆上的图形，并为后续OPC技术的介入做铺垫，光刻仿真[8]显得尤为重要。精准的光刻成像模型是OPC技术实施的先决条件[9]。……