汪小会

(解放军电子工程学院401教研室，安徽合肥 230037)

为了使学生了解可编程逻辑器件FPGA这项新技术，解决数字电子技术实验系统性内容受实验单元教学课时制约以及设计性内容受实验室元器件储备条件限制的问题。我们尝试将数字电子技术实验与可编程器件应用相结合，在保留并规范传统内容的基础上，联系工程应用背景知识，对数字电路实验的内容进行整合，结合门电路、译码器/数据分配器、数据选择器、计数器和存储器等应用，设计了基于FPGA的点阵显示电子计时器［1］。该设计方案以“数字电子技术”和“可编程逻辑器件应用”课程相关知识为切入点，贯穿了数字逻辑功能器件的基本原理和应用方法。设计方案在FPGA器件上实现，采用图形输入方式，由“数字电子技术”课程介绍的基本模块构成。

1 设计任务要求

电子计时器是一个以8×16的LED显示屏显示24小时制模式的时、分装置，其要求如下:

(1)每个数字显示采用7×3形式，小时、分钟十位与个位数字之间空一列;

(2)小时与分钟之间分隔用上下两个点且每秒闪动(亮、暗各一次);

(3)时间调整时，调整由左至右(小时十位、小时个位、分钟十位及分钟个位)数码循环进行，待调的数字闪动。

所需的时钟信号电2MHz晶体振荡器产生，“校准/计时”选择由逻辑开关控制，“调整移位”和“校准脉冲”由按键控制。

本课题在FPGA的开发环境QuartusⅡ中进行，采用学生熟悉的逻辑符号设计方式。在QuartusⅡ图形文件编辑过程中，输入器件型号即可调出所需器件。……