◆邵平凡

(武汉科技大学计算机科学与技术学院)

浅谈Proteus VSM在数字逻辑课程教学中的应用

◆邵平凡

(武汉科技大学计算机科学与技术学院)

本文从数字逻辑课程的特点、现状及教学需求出发，介绍了引入Proteus VSM的必要性及其在实际教学过程中取得的效果，充分说明了Proteus VSM在该课程教学中的作用。

组合逻辑 时序逻辑 虚拟系统模型

一、前言

数字逻辑是数字电路逻辑设计的简称，是计算机及相关专业的一门必修的专业基础课，其主要内容是用数字电路进行数字系统逻辑设计，包括组合逻辑电路、时序逻辑电路及其混合逻辑电路的分析与设计技术。不管是什么样的电子数字计算机，无非是由具有各种逻辑功能的逻辑部件组成的，但在设计过程中一定需要进行各种单元电路和系统整体的实验和测试，以确保逻辑正确，时序无误，并且性能良好。

需要实验和测试，就需要相应的逻辑元器件来构建电路，还需要测量、测试及辅助分析用的仪器设备，当然也需要相应的电源、信号源等。如果一切都需要真材实料，毫无疑问是一般学习者无法解决的问题。因为学校的教学资源有限，即使是在校的大学生，实验室的资源也不可能满足其所有需求，对于校外的其他学习者就更加困难。因此，寻找一种接近实际的虚拟系统作为实现数字逻辑电路的分析与设计、实验和测试的工具，会对学习者有很大的帮助，只有通过理论与实践的结合，才可能加深学习印象，提高学习效果，减少设计错误，明确电路的设计性能。……