徐永钊，田祖伟，阳若宁，姚丽娜，李洪涛，曾志峰

(①东莞理工学院,广东 东莞 523808; ②湖南第一师范学院，湖南 长沙 410000; ③湖南广播电视大学，湖南 长沙 410004)

0 引言

自20世纪90年代后期SoC(System on a Chip)出现以来，随着超深亚微米工艺的不断发展，SoC的发展日新月异，基于片上系统SoC的便携式电子产品越来越广泛地应用于人们的日常生活和工作中[1]。随着集成电路设计规模的增加和芯片运行频率的提高，集成电路设计中低功耗的需求也随之提高。当今SoC低功耗设计技术纷繁复杂，几乎芯片设计的方方面面都有低功耗设计的技巧。例如系统级的定义和划分、功耗管理模块、低功耗指令集的选取、结构级的总线低功耗方法、版图级的缩小芯片面积、缩短互连线长度，这些都是可能降低SoC芯片功耗的方法[2]。要知道这些方法是否有效地降低了芯片的功耗，需要一套比较精确的功耗分析和估计技术。一套精确有效的功耗评估方法，有利于设计人员及时了解改动引起的功耗变化，有利于采用功耗较优的设计细节，兼顾功能的正确和功耗的优化。

1 功耗分析基础

1.1 功耗模型

以CMOS门单元为基础的SoC电路的功耗，主要有三种功耗因素[1]，即：信号变化时，电路电容充放电功耗；信号有限的上升和下降时间引起的短路电流；结反偏时的漏电流。

1.1.1 充放电功耗

充放电功耗是指当 CMOS电路的输出端电平发生变化时，此输出端的所有电容充放电所消耗的功耗，功耗大小正比于总的容性负载。

以CMOS反相器为例，如图1所示，C是寄生电容和负载电容的总和，包括后继单元的输入门电容、互连电容和反相器源漏区的电容三种类型的电容。……