徐小明，纪萍，朱国灵，季振凯

（无锡中微亿芯有限公司，江苏 无锡 214072）

1 引言

万物互联、人工智能使半导体进入了一个崭新的时代，数字信号处理的需求倍增，对处理器的性能要求也越来越高。芯片工艺制程从原来的微米级发展到现在的纳米级。一般来说，制程越小工作电压越低，电源的噪声容限越小。FPGA、CPU、GPU、DSP 等数字电路存在大量的开关高速切换状态，会给电源网络带来噪声。当电源网络噪声严重时会干扰芯片的正常工作，导致出现运算错误或者芯片无法工作。

FPGA、CPU、GPU、DSP 等数字电路具有管脚多、性能高、速度快、封装密度高等特点，所以其封装基本采用倒装芯片－球形栅格阵列（FC-BGA）封装形式。FC-BGA 具有相对较低的封装寄生参数，解决了中小型芯片对封装电性能的要求。大型芯片的封装则必须借助无源器件来提高芯片的稳定性。小型化芯片留给无源器件的空间有限，在相同容值下的芯片尺寸越小，电容等效串联电阻（ESR）值越低，电容才能更好地发挥作用，因此选择合适的电容非常重要。

传统的方法采用典型的电感印制板和封装几何结构分析，通过电子数据表格上面的“抽取”表来执行计算，得到寄生参数[1]。此方法需要对整个结构分析透彻，电子数据表格的数据准确无误，加上计算公式复杂且花费时间久，容易在计算时出现错误，因此通过计算结果得到的模型容易有误，导致电源分配网络（PDN）全链路仿真不准确，选择的贴装电容不合适。本文研究将S 参数模型应用到PDN 全链路结构中，通过PDN 全链路结构仿真准确选择去耦电容，以节约设计时间，提高效率，降低产品成本，提高芯片质量。

2 PDN 全链路结构

PDN 全链路结构如图1 所示，其由4 个部分组成。第一个模块是电压调节模块（VRM），为芯片提供不同的电压；第二个模块是由PCB 提取的电阻、电感、电容（RLC）参数或S 参数模型，上下标注的电源电容表示电源和地（GND）之间的去耦电容；第三个模块是由封装提取的RLC 参数或者S 参数模型，其中包括凸点、焊球和基板等，图1 中的封装电容表示在封装基板上贴装在电源和GND 之间的去耦电容；第四个模块是从芯片中提取的片上电源模型或通过芯片的性能参数构建的标准模型，片上电容是芯片内部的去耦电容，如果此电容器不够大，则系统的其余部分进行任何补偿都不起作用。S 参数模型为PDN 全链路结构的核心部分。

图1 PDN 全链路结构

3 S 参数模型

S 参数模型是在入射波和反射波关系基础上建立的网络参数。S 参数又名散射参数，是描述分散程度和大小的量，散射矩阵能够反映端口的入射能量和反射能量的关系。图2 为二端口模型原理图，Sij表示从j 端口进入，在i 端口测量到的能量比的平方根。如S11表示在Port[1]测量的反射能量与输入能量之比的平方根，称为反射系数。S21表示在Port[2]测量的插入能量与Port[1]的输入能量之比的平方根，称为传输系数。S11、S12、S21、S22形成的复数矩阵称为S 参数模型，如图3所示。

图2 二端口模型原理图

图3 S 参数模型

S 参数模型包含了全部网络（NET）的电磁场物理特性，在全链路结构中的电源噪声主要来源于芯片上的开关电容。器件的频率变高，电源噪声的震荡频率增高，导致瞬态电流变大，目标阻抗降低。PDN 并不是静态分析，而是动态高频状态分析，所以采用S 参数模型比提取RLC 数值更加准确有效。

4 频域分析

封装和ESR 限定了电容的封装尺寸，使用频域目标阻抗法（FDTIM）确定电容器的容量和数量，原理是“Bandini 山”的特性阻抗低于目标阻抗得到平坦阻抗曲线。瞬态电流决定目标阻抗，其关系见式（1）：

其中，Ztarget-AC为交流电流（AC）目标阻抗，Vdd为芯片电源电压，TAC为芯片电源电压容差，Itransient为芯片瞬态电流。

当芯片电源电压Vdd为1.8 V、TAC为5%、Itransient为4.5 A 时，通过式（1）计算出Ztarget-AC为0.02 Ω。那么全链路的“Bandini 山”的特性阻抗低于目标阻抗0.02 Ω 就能满足设计要求。

使用 Ansys 家族中的 SIwave 软件提取FC-BGA1927 封装基板的S 参数模型，将封装基板模型导入ADS 软件中得到阻抗曲线，如图4 所示。可以看出，在210.0 MHz 处显示了“Bandini 山”，其值为0.799 Ω，远远大于目标阻抗（0.02 Ω）的标准。这时需要在封装基板上增加电容进行优化。由于封装基板面积受限，不可能选择尺寸大或者数量多的电容。且封装电容并不是数量越多越好，较多的电容并联会降低ESR 和阻尼，可能会带来较高的峰值阻抗。如果安装1个电容器，其寄生电感为1 nH，此时系统已经被优化。那么当50 个电容器并联时，它们的等效电感为20 pH，此时系统感性降低，系统容性增强，峰值阻抗会因感性降低破坏原已优化的系统而提高。选择单个优化的电容为最佳方法，既能够满足设计需求，又能够降低产品成本。

图4 封装基板的阻抗曲线

通过上述分析，在封装基板上加装一颗0402 型寄生电感为1 nF 的电容，重新提取模型进行仿真，得到如图5 所示的阻抗曲线。阻抗峰移动到频率为50.0MHz处，其阻抗值为0.018 Ω，刚好低于目标阻抗（0.02 Ω），此时全频段都能满足芯片的性能。在频率为210.0 MHz处，增加电容使阻抗值由原来的7.799 Ω 降至7.579×10-4Ω，可满足芯片的工作要求。

图5 加装电容后封装基板的阻抗曲线

去除或者未安装去耦电容器时，频率不在阻抗峰处的芯片仍然可以较好地工作。假设测试码所产生的瞬态电流的频率分量远离“Bandini 山”的阻抗峰处，在此频率下的阻抗值低于目标阻抗值，则瞬态电流通过PDN 阻抗所产生的电压噪声并不会影响芯片的工作状态。

5 时域分析

用ADS 软件进行全链路时域仿真，验证在封装基板上贴装单颗优化电容的优化效果。全链路仿真中使用的是典型的开关电容电路模型，如图6 所示。图6 中的电容包含负载电容和去耦电容，它们统称为片上电容。一般情况下片上去耦电容的容量是负载电容的9倍。如果片上的去耦电容不够大，则VRM、PCB 电容和封装基板电容等任何补偿都是无效的，因此封装中的能量补偿也要以片上去耦电容足够大为前提。图中的时钟控制开关是模拟芯片中的CMOS 动态逻辑，后方的受控源模拟CMOS 泄漏电流。

图6 典型的开关电容电路模型

使用图6 所示的开关电容瞬时电流电路模型、封装S 模型、PCB 的S 模型及VRM 模型，采用ADS 软件进行全链路仿真。当未加装封装电容时，在频率为210.0 MHz 处的“Bandini 山”仿真结果如图7 所示。Vball为焊球处电压。电路上电350 ns 后，电压达到平稳状态。因电路受到时钟的控制而翻转，致使电压产生波动，所以发生振铃响应。标注电压曲线的最高点为2.043 V，最低点为1.592 V，这2 个数值都已经超出了AC 容差为5%的标准，与阻抗峰不满足目标阻抗的结论一致。

图7 “Bandini 山”仿真结果（未加装封装电容）

为了满足电路的电性能需求，在封装基板上贴装一颗0402 型寄生电感为1 nF 的去耦电容后重新进行仿真。在频率为210.0 MHz 处的“Bandini 山”仿真结果如图8 所示。当电压稳定后，标注电压最高点为1.836 V，最低点为1.745 V，完全满足AC 容差为5%的标准，与满足阻抗峰小于目标阻抗的结论完全一致。

图8 “Bandini 山”仿真结果（加装封装电容）

封装后对电路焊球处的电压进行测量，其电源纹波ΔY 为40.5 mV，不仅满足AC 容差为5%的标准，而且非常接近仿真值m1 与m2 的差（91 mV）。

6 结论

本文研究了封装设计中通过仿真快速选择去耦电容的方法，发现采用S 模型用于PDN 仿真的方法能够提高准确性，降低人工计算工作量。使用ADS 进行频域阻抗分析来确定封装电容的容值，并用时域分析方法验证采用频域阻抗分析法选取的封装电容容值的正确性。