夏琪迪， 颜秉勇， 周家乐， 王慧锋

（华东理工大学信息科学与工程学院，上海 200237）

近年来，卷积神经网络(CNN)在计算机视觉领域发展迅速，且随着应用需求的增加和应用场景的复杂性，CNN 的应用也逐渐拓展到人脸识别、目标检测、自主驾驶和语音识别等领域[1-4]。随着CNN 的层次越来越深，模型的体系结构复杂度逐渐增加，所需的运算量大大提高[5]，如何高效地实现低功耗、低成本的CNN 运算平台越来越受到关注。目前有许多基于CPU、GPU、FPGA 甚至ASIC 的CNN 实现被提出[6-9]，其中兼具灵活性、低功耗和高效率的CPU+FPGA 的异构设计备受关注，成为主流的CNN硬件加速平台之一。

作为目前CNN 的主要应用领域，目标检测算法近年来出现了一些代表性的网络，其中YOLO(You Only Look Once)[10]系列算法在检测速度和准确性上都展现了优秀的效果，基于YOLO 模型的FPGA 加速方法成为研究热点。先前的研究[11]通过减少外部数据访问和精确的数据重用来加速CNN 的应用，但该方法不一定会带来最佳的整体性能，并且需要重新配置FPGA 以适应不同的计算层。Nguyen 等[12]采用RTL 电路对YOLOv2 算法进行了加速，将网络权值参数量化为二进制，使用更少的数字信号处理(Digital Signal Processing, DSP)完成计算。借助数据重用与动态随机访问，该设计的功耗降低至18.29 W，但对于边缘计算而言，其功耗有待进一步提高。Nakahara 等[13]在轻量级YOLOv2 中结合二进制和支持向量机设计了一套优化加速平台，通过降低计算复杂度来加快YOLO 算法的检测速度，但该方法没有考虑内存访问的优化。

针对现有研究存在的加速方法不足、功耗较高、内存访问优化不完善等问题，本文提出了一种结合内存访问优化方法和输入输出通道并行加速的新型异构FPGA 高能效硬件加速器。……