陈玲玲，焦童，汪玲，安鑫，李建华

（1 合肥工业大学 计算机与信息学院，合肥 230009；2 安徽交通职业技术学院，合肥 230051）

0 引言

多核处理器（Chip Multiprocessor，简称为CMP）是当前通用处理器的主流架构，该架构下多个核心共享最后一级缓存（Last－Level Cache，简称LLC）和片外带宽等共享资源。多个核心共享LLC 会导致访存干扰，从而影响系统性能和融合多核处理器的服务质量。具体来说，当不同的应用程序运行在多核处理器的不同核心上时，会同时发出内存请求，彼此相互冲突，增加内存访问延迟，使得每个应用程序比单独运行时更慢。

硬件预取是减少内存访问延迟的主流技术之一。通过学习当前程序的访存模式来预测程序之后一段时间内的访存行为，并在程序发出访存请求之前将数据预取进高速缓冲寄存器，来隐藏内存访问延迟［1］。但预取也可能会导致缓存层次结构污染，并在内存系统中产生过多的流量和争用，增加核间干扰。因此，配备预取机制的多核处理器，减少核间干扰是提升系统性能的主要瓶颈之一。

先前的大量工作提出了基于预取来减少核间干扰的一些方案。但是，大多数预取方案都没有考虑过非内存密集型程序的特殊性。由于其在运行期间发出的访存请求远低于其它程序，若不对其优先处理，就容易造成以下问题：

（1）发出的访存指令少导致预取器难以找到程序的访存规律，若非内存密集程序盲目的配置，过于激进的预取，由于其局部性不强，容易将其它潜在有用的数据踢出缓存，造成严重的缓存污染，从而影响其它应用程序的性能。……