方家鑫，刘纯武，黄芝平

（国防科技大学智能科学学院，湖南 长沙 410000）

0 引言

极化码作为一种新型的编码方式，被Arika[1]提出并证明在二进制对称无记忆信道中，极化码相较于turbo 码和LDPC 码更能达到香农极限，理论上是“最优编码”。近年更是被新兴的5G 纳入其中作为控制信道编码方式，从而吸引了很多学者的关注研究，获得了快速发展。

当前，极化码的译码方式主要有软件和硬件两种途径，但是在软件上由于CPU 是采用串行方式工作的，从而对快速译码带来了极大的制约，而FPGA 由于其具有高速并行计算的特点刚好适用于此。此外，极化码译码本身是采用递归方式进行的，因此在FPGA 里能够实现资源共享，易于实现。

目前，极化码的译码算法主要可以分为两大类。第一类是SC 译码算法以及基于SC 译码算法的改进算法[2-7]，主要代表是SCL（Successive Cancellation List，列表连续抵消算法）译码算法，SCL 算法中保留了串行译码的特性，在译码每个信息比特时允许同时保留多个候选路径，通过降低正确路径丢失的概率来改善译码性能。第二类是信息传播算法，将编码领域中的经典算法，如MPA（Message Propagation Algorithm，消息传播算法）应用于polar 码译码。但是在这些常见算法中，许多算法如BP 和ML 译码算法由于运算过程中涉及大量的乘除运算，不利于硬件实现。相较之下，SC 译码器和基于SC 的SCL 译码器当中的“蝶形运算”单元存在非常简单的实现方式，简化后的运算只涉及取符号运算，取最小值运算和加法运算，不含任何乘除法运算，非常适合芯片实现。……