何广亮，汤晓云

（1.中国空空导弹研究院，河南洛阳，471009；2.空装驻洛阳地区第一军代表室，河南洛阳，471009）

0 引言

在信号处理系统中，AD采样发挥着至关重要的作用，要想保证信号处理结果的正确性，必须首先保证AD采样数据的正确性。在FPGA的数据接收端，由于数据速率太高，随路时钟和数据延时不一致以及线路噪声的影响[1]，导致单个ADC的多位数据之间存在偏移。由于采样时钟不能正确的捕捉到数据有效窗口的中心位置，使通道内数据接收不准确产生数据位偏移[6]。

本文采用ADS4449采样芯片，采样率最高达250MSPS，所以在FPGA接收端需要加入校准算法来保证采样数据的正确性，每次系统重新启动或者复位后，都需要对系统进行自适应校准。该算法利用Xilinx FPGA中自带的IDELAYE2[2]延时调整机制，调节IDELAYE2的延时tap，自适应的调整通道内随路时钟与数据的延时，实现数据对齐。

1 ADS4449简介

ADS4449为TI公司推出的高速AD采样转换芯片，采样率最高为250MSPS，精度为14bit，信噪比为69dBFs，无杂散动态范围为86dBc[3]。ADS4449芯片有多种工作模式，在实际应用中可通过FPGA对其进行配置，使AD芯片在最优性能下工作，配置接口为串行接口，最大工作频率不超过20MHz，配置时序如图1所示。

图1 ADS4449芯片配置时序

ADS4449芯片与FPGA之间用过LVDS总线连接，其14bit四通道数据双路输出使用双沿采样DDR的源同步方式，以提高数据的吞吐率和总理论带宽。LVDS模式优势明显，在低压情况下，它的摆幅切换的时间很快,可有效的解决电磁干扰的问题,采用差分传输,可实现共模抑制,大大消除了传输过程中引入的噪声干扰[4]。……