施聿哲，陈 鑫，陈 凯，白雨鑫，张 颖

（南京航空航天大学电子信息工程学院，南京 211106）

引 言

随着制造工艺的发展，集成电路特征尺寸减小，改变电路工作状态所需要的能量阈值呈几何级下降趋势，使得集成电路更容易受到辐射照射的影响［1］。地球外层空间为强辐射环境［2］，给航天设备中集成电路的正常运作带来了极大的挑战。辐照对集成电路可恢复性故障中最主要的影响为单粒子翻转（Single event upset，SEU），表现为存储单元中的比特位翻转。因此，评估集成电路对SEU 的敏感性至关重要。

通常采用故障注入技术来模拟宇宙空间环境中SEU 对集成电路的影响，其中最经典的方法是将电路暴露在模拟的空间辐射环境中进行故障注入［3⁃4］，以获得与实际辐射环境下最为接近的实验数据。但是这种方法存在损害电路的风险，且测试成本十分昂贵，通常只有在电路设计的最终测试阶段才会采用。基于软件仿真的故障注入技术则是辐射测试的有效替代方法。它支持多种类型的故障模型，实现方式非常灵活。文献［5］提出了一种基于TCL 脚本在网表级电路中注入故障的方法，但是软件仿真的时间开销非常大，并不适用于超大规模集成电路（Very large scale integration，VLSI）辐射性能的评估。

现在广泛采用基于FPGA 的硬件模拟技术的故障注入方法。FPGA 硬件模拟速度很快，能够满足VLSI 电路的评估需求，此外FPGA 还具有良好的可控性和可观察性。此类方法又分为重配置和旁路注入。重配置首先回读配置存储器的比特文件，然后修改部分配置内容以模拟单粒子翻转，再重新写回配置存储器［6⁃8］。……