刘博 范玉进 张建军

【摘 要】数字下变频（Digital Down Converter，DDC）是无线数字接收机中的一项核心技术。本文阐述了一种应用于超短波测向接收机中的可编程窄带DDC链路设计与实现方案，通道数为七通道，每个通道支持8路DDC。本算法设计了一条包含可编程DDS、可编程CIC以及多级滤波器的级联链路，完成了将AD采集后的信号转化为下变频后的原始IQ数据这一信道化过程。

【关键词】数字下变频；CIC抽取滤波；FIR数字滤波；时分复用

一、引言

近些年来，超短波测向技术在无线通信领域的地位和作用日益显著，超短波测向接收机数字部分在AD采集信号后的第一个核心环节即数字下变频（Digital Down Converter，DDC），所以多通道多信道可编程DDC技术为超短波测向提供预处理数据，为超短波测向系统奠定了基石[1]。DDC链路一般由混频模块、抽取滤波模块、窄带滤波模块以及截位模块组成，其中各个信道的混频频率与抽取倍数支持独立可配置，即可编程多路DDC。[2]DDC后的原始IQ数据质量将直接影响后续的测向质量，而DDC算法设计的优劣直接决定了原始IQ数据的质量，那么如何在有限的FPGA资源占用率下设计一条精度损失低、带内平坦度良好、带外抑制高、动态范围大且支持各路参数独立可配置的DDC链路则为本文研究的核心问题。

二、链路设计

本算法设计了一条包含可配置DDS、可编程CIC以及多级滤波器的级联链路，完成了将AD采集后的信号转化为下变频后的原始IQ数据这一信道化过程，单通道算法链路如图 1所示：

图1为单通道DDC算法链路框图，七通道复用这一架构即可实现。……