陶思言 ,李 莺

(1.四川轻化工大学 物理与电子工程学院,四川 自贡 643000;2.四川轻化工大学 自动化与信息学院,四川 自贡 643000)

锁相环(Phase-Locked Loop,PLL)电路是一种用途十分广泛的单元电路,主要用于将本地振荡器与独立的输入信号同步,在串行数据链路和射频无线通信中得到了广泛应用[1-5]。

频率合成器作为现代电子系统的一个重要组成部分,是决定系统性能的关键部件。随着现代电子系统的快速发展,对频率合成器的输出频率、输出带宽、频率稳定度、频谱纯度、捷变频速率、频率范围以及输出频率点数量等指标都提出了越来越高的要求;在单片机、可编程门阵列电路、数字信号处理器等数字电路系统中,由频率合成器提供的信号可用作这些电路的同步时钟和系统时钟,在通信电子系统的射频前端电路中,频率合成器产生的信号可作为各种收发射机的基带调制信号和本振(载波)信号,还可完成载波恢复和时钟恢复等功能;在军用通信、雷达等具有抗干扰要求的系统和电子对抗领域,具备捷变频功能的频率合成器是其关键部件;同时,频率合成器还广泛应用于医疗系统如核磁共振波谱仪、广播电视设备、电动调节以及信息网络等领域;因此,频率合成技术成为电子技术研究的热点领域。

关于各类PLL 以及由PLL 实现的频率合成器的研究,已见诸多文献报道[6-11]。文献[6]通过改进鉴频鉴相器(Phase Frequency Detector,PFD)的电路结构,增加一个控制模块自适应调整电荷泵的充放电电流大小,设计了一种可快速锁定的宽频带电荷泵锁相环电路,从而增加环路带宽,减少环路滤波器的电阻值,实现快速锁定并保持环路稳定性不变。……