王 硕，杨发顺,2,3，马 奎,2,3

(1.贵州大学大数据与信息工程学院，贵阳 550025； 2.贵州省微纳电子与软件技术重点实验室，贵阳 550025;3.半导体功率器件可靠性教育部工程研究中心，贵阳 550025)

0 引 言

集成电路当前主要采用半导体平面集成技术进行制作，该技术的发展主要依赖于光刻技术的不断进步和器件特征尺寸的不断缩小。随着集成电路的复杂度和规模的不断增加，芯片上互连线的长度剧增，互连线导致的延迟和功耗越发明显。自超深亚微米工艺后，互连线延时基本已经超过了晶体管的门延时，互连延时问题越发成为影响集成电路发展的瓶颈[1-2]。基于硅通孔(through silicon via, TSV)实现多层堆叠芯片互连的三维集成技术能够有效缩短互连线的长度、提高系统集成度和功率密度，且可实现异质集成、减小芯片面积、降低成本[3-7]。

硅通孔是三维集成系统的关键技术之一[8]。目前常见的硅通孔内部一般包含绝缘层、势垒层和金属芯，由于各层材料的性质不同，层间界面质量对硅通孔的性能以及三维集成系统的可靠性有着至关重要的影响。刻蚀形成原始硅通孔后，孔内壁的平滑度对后续填充的孔内各层材料以及层间界面的微观结构有着直接影响[9]。BOSCH刻蚀技术是当前主流的硅通孔刻蚀方法，该方法是用SF6作为蚀刻剂进行硅刻蚀，刻蚀一定时间后用C4F8对侧壁进行钝化，这样交替多次刻蚀和钝化，能够实现侧壁陡峭、横向刻蚀极小的硅通孔。但是，由于刻蚀和钝化的交替进行，不可避免地会在硅通孔的内壁形成扇贝纹[10-11]。……