北方工业大学 黄传辉 戴 澜

本文基于UMC 28nm工艺和HfOx体系的RRAM器件进行1T1R存储单元设计，采用低压NMOS控制，提高1T1R单元的集成度，降低操作电压，以突破传统非易失性存储器闪存所面临的设计瓶颈，并最终流片验证。设计和测试结果表明最小存储单元面积达0.053um2，操作电压控制在1.8V以内。

以闪存为基础的非易失性存储架构虽是目前的主流方案，但是伴随着工艺制程地进步，其在物理、工艺、成本等诸多方面上面临着难以突破的瓶颈。阻变存储器(resistor RAM,RRAM)作为一种新型存储器，可以有效的解决如今的困境，被认为是闪存的替代方案之一。由于RRAM与CMOS工艺优异的兼容性，以一个晶体管（Transistor）和一个阻变器件（RRAM）加在一起构成的存储单元结构被称为1T1R结构，其基础的想法就是利用晶体管的开关特性作为RRAM的整流器件来抑制串通电流，这样就能实现对每一位存储单元的随机控制。

本文基于在UMC 28nm HPC标准CMOS逻辑工艺中上集成的RRAM制程，完成对1T1R存储单元的设计。与之前成果相比，实现低压NMOS与RRAM集成并操作正常，以提高存储密度。

1 1T1R单元设计

本文中使用的是基于HfOx体系的双极性RRAM，在TE上施加高电压为正向操作。图1中描述了RRAM器件结构，其制造于ME1和ME2之间，依靠中间的TMO层完成高阻态(存“0”)和低阻态(存“1”)的转换。存储单元的架构如图2所示，BL和SL平行分别接RRAM的上级和晶体管的源极；WL连接晶体管的栅极控制电流通路，与其他控制线垂直。对于存储的操作有Forming，Set，Reset，Read，分别实现数据的正常读写。但是因为RRAM的操作电压除read外一般高于CMOS逻辑电压0.9V，若采用高压器件则会大大增加存储单元的面积消耗。……