郑志旺， 李锦明， 方 帆

(1. 中北大学 仪器与电子学院， 山西 太原 030051； 2. 中国人民解放军32382部队， 北京 100072)

随着基于频率信号的测试技术的广泛应用， 对于频率计的高精确度测量需求， 尤其是小信号的频率测量[1-4]需求也逐渐增加. 目前， 国内外宽频小信号频率计的设计成本、 售价都相对较高， 并且具有体积、 重量较大， 不方便携带等特点[5-7]， 为了提高宽频小信号的等精度频率频率计的精度、 稳定性、 简易性等， 本文基于FPGA和Nios II软核来设计等精度频率测量系统. 采用等精度测量频率的算法， 能够保证不同频率下测量值的相对误差是等精度的， 并且通过信号调理电路的处理， 可以测量幅值范围10 mV～3.3 V的频率信号. 本系统可以充分利用FPGA逻辑模块的高速并行计算的特性和Nios II软核人机交互的控制优势， 从而降低硬件系统的复杂性.

1 系统原理与总体设计

1.1 等精度测频原理

频率计在FPGA上实现的基本原理是在一段闸门时间T内， 对待测信号的上升沿计数计为fx_cnt， 同时对基准时钟信号的上升沿计数计为fs_cnt， 设待测信号频率为fx， 基准时钟信号频率为FS[8-9]. 由频率、 上升沿计数个数、 闸门时间的关系可以得到

(1)

(2)

由式(1)和式(2)联立可得待测信号频率为

(3)

传统频率计的闸门时间T由基准时钟FS同步产生， 时间T是基准时钟周期的整数倍， 此时对基准时钟上升沿的计数值fs_cnt没有误差[10-11].但是， 门控信号的上升沿与待测信号的上升沿可能不是对齐的， 传统频率计的测量原理如图1 所示， 两次相同闸门时间内……